

CUDAプログラミング入門

2012年6月1日版

理化学研究所 情報基盤センター

青山 幸也

(このページは空白です。)

● はじめに ●

本書は、C言語のプログラムをCUDA化してGPUを使用する方法を説明した、初心者向けの講習会テキストです。GPUは、理化学研究所のRICC(Riken Integrated Cluster of Clusters)に導入されている、NVIDIA社のC1060を想定し、Compute Capabilityは1.3を想定します。本書を読むための前提として、C言語の基本的な知識が必要になります。

FortranのプログラムをCUDA化する方法、PGIコンパイラの使用方法、GPUの新しいアーキテクチャ-Fermiでの使用方法などについては、今後順次加筆する予定です。

なお、本書の記述中に、誤字や脱字、プログラムのバグ、筆者の誤解による記述ミスなどがありましたらご容赦下さい。また、本書の内容に関する責任は負いかねますので、ご了承願います。

本書は不定期に加筆修正しており、最新版は <http://accc.riken.jp/HPC/training.html> にあります。

2011年 青山 幸也

目次

はじめに i

第1章 概要	1-1
1-1 GPU/CUDAの概要	1-1
1-2 RICCのGPU	1-2
1-3 簡単なCUDAのプログラム例	1-4
1-4 CUDA SDKの導入	1-9
1-5 多次元配列のメモリ上での配置	1-11

第2章 基本編 (カーネル関数の実行方法)	2-1
2-1 デバイス側の関数	2-1
2-2 CUDAと他の並列化手法の比較	2-3
2-3 スレッドと配列の関係	2-5
2-4 スレッドとCUDAコアの関係	2-10
2-5 ブロック数とスレッド数の設定 (1)	2-14
2-6 ブロック数×スレッド数より要素数の方が多い場合	2-17
2-7 コンパイルオプション	2-19
2-8 CUDA化の手順	2-27

第3章 基本編 (メモリ構成)	3-1
3-1 メモリ構成の概要	3-1
3-2 グローバルメモリ (cudaMallocで確保)	3-3
3-3 cudaMallocと多次元配列	3-11
3-4 グローバルメモリ (__device__修飾子で確保)	3-19
3-5 コンスタントメモリ	3-23
3-6 シェアードメモリ	3-27
3-7 カーネル関数の仮引数	3-41
3-8 カーネル関数内で宣言したローカル変数	3-42

第4章 基本編 (その他)	4-1
4-1 並列化と同期	4-1
4-2 エラーチェック	4-8
4-3 デバッグ	4-13
4-4 タイマーチェーン	4-17
4-5 プロファイラー	4-19

第5章 高速化編 (高速化の3要素)	5- 1
5- 1 速度向上率を上げるためには	5- 1
5- 2 並列性とは何か	5- 3
5- 3 並列化率を高くする方法	5-10
5- 4 ロードバランスを均等にする方法	5-14
5- 5 オーバーヘッドを低減する方法	5-18
第6章 高速化編 (各種高速化技法)	6- 1
6- 1 プロック数とスレッド数の設定 (2) (占有率計算機)	6- 1
6- 2 ホストとデバイス間のコピーの高速化	6-11
6- 3 ストリーム	6-14
6- 3- 1 非同期関数	6-14
6- 3- 2 ホスト側とデバイス側の処理のオーバーラップ	6-16
6- 3- 3 コピーとカーネル関数の処理のオーバーラップ	6-19
6- 4 イベント	6-24
6- 5 ワープ・ダイバジェント	6-25
6- 6 カーネル関数のチューニング	6-27
6- 7 ループアンローリング	6-31
第7章 数値計算ライブラリー	7- 1
7- 1 CUBLAS	7- 1
7- 2 CUFFT	7- 5
7- 3 CUDPP	7- 7
7- 4 その他のライブラリー	7- 9
第8章 プログラム例	8- 1
8- 1 多体問題	8- 1
8- 2 差分法	8- 4
8- 3 縮約演算	8- 8
8- 4 行列乗算	8-16
8- 5 行列の転置	8-19
付録	A- 1

1-1 GPU/CUDAの概要

■ GPU/CUDAとは

まずGPU/CUDAが出てきた背景を簡単に説明します。パソコンに装着するビデオカードは、画像処理を行うLSIであるGPU(Graphics Processing Unit)と、画像データを保持するビデオメモリ(VRAM)から構成されます。画像処理の計算は、データ量が非常に多く、計算が単純(例えば行列計算)で、並列に処理できるという特徴があります。GPUは、トランジスタの大半を、並列に実行できる多数の演算器に割り当てることにより、画像処理の計算を高速に行います。

このように高速で、かつ価格も安いGPUを、画像処理以外の汎用計算(例えばHPC分野)に適用する試みが、2000年代前半に始まりました。これをGPGPU(General-Purpose computing on Graphics Processing Units)と言います。ところが、当時のGPUのアーキテクチャーは汎用計算に向いておらず、またプログラミングも画像処理用の特殊な方法で行わなければならない、面倒でした。

GPUを汎用計算で容易に扱えるようにするために、GPUメーカーのNVIDIA(イブディア)社は、2006年に2つの技術を発表しました。1つは、画像処理と計算処理を統合した自由度の高いアーキテクチャーG80です。もう1つは、プログラミングを容易にするための統合開発環境CUDA(クダ)(Compute Unified Device Architecture)です。CUDA(正式にはCUDA Toolkit)は、NVIDIA社が無償で提供し、コンパイラ、数値計算ライブラリー、デバッグ、プロファイラー、マニュアル、サンプルプログラムなどから構成され、以下の特徴があります。

- C言語から使用することができ、Fortranからも使用可能ですが、今回の講習では説明しません。
- 画像処理用の特殊な方法でプログラミングする必要はありません。
- OSは、Windows, Linux, Mac OS Xの元で使用することができます。

■ GPUのアーキテクチャー

GPUのアーキテクチャーは、G80の後、図1-1-1のように変遷し、最新は2009年に発表されたFermi(フェルミ)です。各アーキテクチャーの詳細は、「CUDA C Programming Guide」(Appendix.G)を参照して下さい。

CUDAのマニュアルなどでは、アーキテクチャー名でなく、「Compute Capability」という用語を使用し、例えば「～の機能は Compute Capability 1.3 以降でサポートされている」のように記述されていることがあります。理研のRICC(Riken Integrated Cluster of Clusters)に導入されているGPUは、図1-1-1の下線に示す「Tesla(テスラ) C1060」で、アーキテクチャーはGT200、Compute Capabilityは1.3です。また、アーキテクチャー、Compute Capabilityとは別に、CUDA Toolkitにもバージョンがあり、理研のRICCには、2011年2月現在、「CUDA Toolkit 3.2」(以後CUDA3.2と省略します)が導入されています。なお、CUDA Toolkitは、バージョンによって、使用方法や出力結果が、本書で説明する内容と若干異なることがあります。

アーキテクチャー	Compute Capability	代表製品		倍精度演算
		GeForce	Tesla	
G80	1.0	8800 GTX	C870	不可
G80/G92	1.1	9800 GTX		不可
G92	1.2	GT 240		不可
<u>GT200</u>	<u>1.3</u>	<u>GTX 285</u>	<u>C1060</u>	可能
Fermi(GF100)	2.0	GTX 480	C2050	可能

図1-1-1

■ GPUの得意な計算と得意な計算

前述のように、GPUではトランジスタの大半を、並列に実行できる多数の演算器に割り当てているため、ピーク性能はCPUよりも圧倒的に高速です。このため、単純で、並列に実行可能な計算が得意です。一方GPUは、キャッシュ処理やif文の分岐予測などの、通常のCPUが行う複雑な処理は行わないので、分岐が多い計算は苦手で、並列度が低い計算も苦手です。

また、GPUは価格が安いという長所があり、家庭用パソコンにも装着することができます。

1-2 RICCのGPU

■ 多目的PCクラスタ

理研RICCは、超並列PCクラスタ、多目的PCクラスタ、MDGRAPE-3クラスタ、大容量メモリ計算機から構成されています。このうち多目的PCクラスタにGPUが導入されています。多目的PCクラスタは、図1-2-1の仕様のマシンが100台で構成されています。

	CPU(ホスト)	GPU(デバイス)
	インテル Xeon X5570	NVIDIA Tesla C1060
コア数	8個	単精度240(=8×30)個 倍精度 30(=1×30)個
ピーク性能 (全コアの合計)	93.76GFlops	単精度933.12GFlops 倍精度 77.76GFlops
メモリバンド幅	25.6GByte/s	102.4GByte/s
メモリ容量	24GByte	4GByte

図1-2-1 マシン1台当たりの仕様

図1-2-1のマシン(1台分)を図1-2-2に示します。RICCのGPU(NVIDIA社のTesla C1060)は、図1-2-2に示すように、30個のストリーミング・マルチプロセッサ(略してSM)から構成されています。各ストリーミング・マルチプロセッサには、CUDAコアと呼ばれる演算装置が、単精度用に8個、倍精度用に1個含まれています。なお、CUDAコアは、以前はスカラープロセッサ、あるいはストリーミングプロセッサ(SP)と呼ばれていました。

CUDAでは、CPU側をホスト、GPU側をデバイスと呼びます。図1-2-1の下線部に示すように、デバイス側の単精度のピーク性能(全コアの合計)は、ホスト側のピーク性能の約10倍になっています。メモリはホスト側とデバイス側にそれぞれ存在し、PCI-Expressで接続されています。デバイスのメモリは、低速なオフチップメモリと、高速なオンチップメモリから構成されています。図1-2-2に示すように、ホスト側の配列Aは、いったんデバイスのオフチップメモリの配列dAにコピーしてから、デバイス側で処理を行います(詳細は後述します)。




図1-2-2

■ Fermi の新機能

参考のため、図1-1-1に示した新アーキテクチャFermiの主要な機能の概要を、下記に示します(アーキテクチャの仕様そのものは省略します)。RICCのGPUはGT200アーキテクチャなので、下記の機能は使用できないことに注意して下さい。

- GPUは元々画像処理に使用されており、倍精度は不要でしたが、倍精度が要求されるHPCなどの分野に対応するため、GT200から、倍精度の機能が付加されました。ただしGT200では、コア数は単精度の1/8、ピーク性能は単精度の1/12です。Fermiでは、ピーク性能が単精度の1/2に改善されました。
- デバイス側のメモリにL1、L2キャッシュが搭載され、プログラムの高速化が容易になります(GT200では搭載されていません)。
- デバイス側のプログラムで、再帰、関数ポインタ、printf文(デバッグに便利)が使用できます(GT200では使用できません)。
- デバイスメモリ、シェアードメモリ、L1/L2キャッシュ、レジスターに対してECC(注)機能が付き、信頼性が向上しました(GT200ではECC機能はサポートされていません)。

(注) ECC(Error Correcting CodeまたはError Check and Correct): 宇宙線がメモリに降りかかると、メモリ内の電子が移動し、メモリーエラーを引き起こすことがあります。ECC機能が付いたメモリでは、データをメモリに書き出す際、本来のデータの他にエラーチェック用のデータも書き出します。そしてメモリーからデータを読み込んだ時に、エラーチェック用のデータを使用して、メモリーエラーが発生したかどうかをチェックします。64ビット当たり、1ビットの誤りは自動的に訂正し、2ビットの誤りは検出のみ可能です。GPUは元々画像処理に使用されており、多少ビットエラーが発生しても画像への影響が少ないため、ECCの機能は付いていませんでしたが、HPCなどの信頼性が重視される分野に対応するため、ECCの機能が付きました。RICCの場合はGT200なのでECCの機能がサポートされていません。メモリーエラーがどの程度の頻度で発生するのかわかりませんが、重要な計算の場合、例えば同じ計算を2回実行し、結果が完全に一致しているかをチェックするなどの対策を取った方がよいかもかもしれません(この方法で回避可能かどうかは不明です)。

■ 本書で取り上げなかった機能

本書では、Compute Capability 1.3で提供されている主要な機能を説明します。以下の機能の説明は割愛しました。

- CUDAで提供されている関数(例えば、ホスト側のメモリからデバイス側のメモリにデータをコピーする関数)には、以下の2種類があります。本書ではこれらをCUDA関数と呼ぶことにします(正式な用語ではありません)。本書では、(1)の中の主要な関数のみを説明します。(2)は(1)よりも低レベルの関数で、使用方法が複雑なので、本書では説明しません。全CUDA関数と、各関数の引数の詳細については「CUDA ReferenceManual」(付録参照)を参照して下さい。

- (1) CUDAランタイムAPI(Application Programming Interface)
- (2) CUDAドライバAPI

- テクスチャメモリは、デバイス側で使用する、読み込みのみのメモリです。使用方法が特殊なので、本書では説明しません。
- 同期に関係する、`__threadfence()`というCUDA関数が提供されていますが、使用方法が分からないので説明を省略しました。詳細は「CUDA C Programming Guide」(B.5節)を参照して下さい。

● CUDAでは、右図のfloat2のように、ビルトイン変数と呼ばれる構造体のデータ型が用意されており(int1~int4,float1~float4,double1,double2など)、ホスト側とデバイス側のプログラムで使用できますが、本書では説明を省略します。

```
float2 a,b,c;
a.x = 1.0f; a.y = 2.0f;
b.x = 3.0f; b.y = 4.0f;
c = a + b; ◀ この使い方は不可
```


1-3 簡単なCUDAのプログラム例

本節では、CUDAのプログラミングを概観するため、簡単なプログラムをCUDA用に変更し(以後CUDA化すると言います)、実行する方法を説明します。

■ 元のプログラム

図1-3-1(1)のプログラムでは、図1-3-1(2)に示すように、大きさ4の配列Aに対し、①で値を設定し、②で1.0を加え、③で図1-3-1(3)の結果を書き出しています。

```
#include <stdio.h>
#include <stdlib.h>
#define N (4)

int main(void){
    int i;
    float A[N];
    for(i=0;i<N;i++){
        A[i] = (float)i; ①
    }
    for(i=0;i<N;i++){
        A[i] = A[i] + 1.0f; ②
    }
    for(i=0;i<N;i++){
        printf("%d %f\n", i, A[i]); ③
    }
    return(0);
}
```


図1-3-1(1)

■ CUDA化したプログラム風のホストプログラム

このプログラムを、いきなりCUDA化すると分かりにくいので、まず、CUDA化したプログラム風の、ホスト用のプログラムに書き替えます(従って、処理に無駄な部分があります)。これを図1-3-2(1)に示し、動作を図1-3-2(2)に示します。

図1-3-1(1)との相違部分を以下に示します。

- 図1-3-1(1)の②のループの計算部分を分離し、⑤の関数kernel内で計算するようにします。
- ⑤では、②の配列Aとは異なる配列を使用して計算を行います。そのため、⑧,⑨,⑩で、配列Aと同じ大きさの配列dAをmallocで確保します(図1-3-2(2)参照)。
- ⑪で配列Aのデータを配列dAにコピーし、⑬の引数で⑤に渡します。本例では、⑬の配列dAを、⑤でも同じ名前で使用しますが、異なる名前(例えば配列A)で使用しても、もちろん構いません。
- 図1-3-1(1)の②のループカウンタ*i*を、⑫に示すように、threadIdxという名前の変数に変更します。ただし関数kernel内の⑦では変数*i*を使用するため、④で変数threadIdxをグローバル変数として宣言してthreadIdxの値を関数kernelに渡し、⑥で変数*i*に代入します。
- ⑦で②と同じ計算を行い、計算結果が配列dAに入ります。
- ⑭で、計算結果の入った配列dAを、配列Aにコピーします。
- ⑮で配列dAを解放します。



■ CUDA化したプログラム

次に、図1-3-2(1)をCUDA化した、図1-3-3(1)のプログラムを説明します。また動作を図1-3-3(2)と図1-3-4に示します。なお、例えば図1-3-2(1)の⑩と図1-3-3(1)の(10)は対応しています。

● 図1-3-2(1)では、図1-3-2(2)に示すように、配列AとdAはともにホスト側のメモリに置きましたが、図1-3-3(1)では、図1-3-3(2)と図1-3-4に示すように、配列dAはデバイス側のメモリに置きます。デバイス(device)側メモリ上の配列であることを示すため、配列dAの先頭を「d」としています。

● 図1-3-2(1)の⑧,⑨,⑩に対応する、デバイス側の配列dAの確保を、図1-3-3(1)の(8),(9),(10)で、CUDA関数「`cudaMalloc`」を使用して行います(各CUDA関数の引数の詳細は、「CUDA Reference Manual」(付録参照)を参照して下さい)。

● ホスト側のプログラムから、デバイス側の配列dAに直接値を代入することはできません。同様に、デバイス側のプログラムから、ホスト側の配列Aに直接値を設定することはできません。ここでは(11)で、CUDA関数「`cudaMemcpy`」を使用して、ホスト側の配列Aの内容をデバイス側の配列dAにコピーします。cudaMemcpyは、以下の□に示すように、2つ目の引数の内容を1つ目の引数にコピーします。引数sizeにはコピーする大きさ(バイト)を指定します。本例では(9)で指定していますが、(11)の引数で直接指定しても、もちろん構いません。また最後の引数には、コピーの方向に応じて下記の下線部を指定します。

`cudaMemcpy(dA, A, size, cudaMemcpyHostToDevice);` (ホスト側のAからデバイス側のdAへコピー)

`cudaMemcpy(A, dA, size, cudaMemcpyDeviceToHost);` (デバイス側のdAからホスト側のAへコピー)

`cudaMemcpy(dB, dA, size, cudaMemcpyDeviceToDevice);` (デバイス側のdAからデバイス側のdBへコピー)

`cudaMemcpy(B, A, size, cudaMemcpyHostToHost);` (ホスト側のAからホスト側のBへコピー)

● 図1-3-2(1)の⑫のループのN(=4)回の反復を、4つのCUDAコアで並列計算させることにします(つまりループの1反復を1つのCUDAコアが計算します)。CUDAコアで実行される、図1-3-3(1)の(5)の関数をカーネル関数と呼び、(5)の□に示すように、関数名の前に「`_global_`」を指定します(`global`の前後の下線()は各2文字です)。

● (3)の<<<<...>>>の部分は、英語で「`execution configuration`」という名称ですが、本書では実行構成と呼びます。実行構成では、カーネル関数をどのような構成で実行するかを指定します(詳細は後述します)。(13)では、CUDAコア上で、(5)のカーネル関数kernelをN(=4)個実行することを指示しています。

(3)を実行すると、図1-3-4に示すように、カーネル関数が、同じストリーミング・マルチプロセッサ内の4個のCUDAコアで並列に実行されます(どのCUDAコアで実行されるかは特に意味がありません)。各CUDAコアで実行される各カーネル関数のことをスレッドと呼びます。従って(3)は「カーネル関数kernelをCUDAコア上で4個のスレッドで実行せよ。」という意味になります。

なお、CUDAのマニュアル「`CUDA C Programming Guide`」(付録参照)などの図中で、スレッドを「`{ }`」と表現することがあるので、本書でも図1-3-4に示すように「`{ }`」を使用します。

● 実行を開始した4つのスレッドには、自動的にスレッドIDと呼ばれる識別子が付きます。スレッド数が4つの場合、スレッドIDは①,②,③のいずれかになります。各スレッドに付けられたスレッドIDは、図1-3-3(1)の(4)に示すように、変数`threadIdx.x`(正確には構造体`threadIdx`のメンバ`x`)に設定されます。前述の図1-3-2(1)の④の変数`threadIdx`は、プログラム内でユーザーが指定した変数なので名前前は可変ですが、(4)の変数`threadIdx`はCUDAが提供しており(従って変数の宣言は不要)、常にこの名前になります。

`threadIdx.x`の読み方は「スレッドインデックス・インクス」(`Idx`の意味は後述します)で、「I」は大文字の「71」です。

● 本例では、図1-3-3(2)に示すように、配列dAの要素番号i(0,1,2,3)と、スレッドID(①,②,③)がちょうど1対1に対応するので、図1-3-3(1)の(6)に示すように、スレッドIDを変数iに代入します。なお、変数iは、図1-3-4に示すように、スレッドごとに別のレジスタ内に置かれます。

● 図1-3-3(1)の(7)で、各スレッドは、配列dAの自分が担当する要素に1.0fを加算します。加算の際、図1-3-4の(7)に示すように、スレッドごとに異なるレジスタが使用されます。なお、図1-3-3(1)の(7)は、変数iを使用せずに、`da[threadIdx.x] + 1.0f`; としても構いません。

● 図1-3-3(1)の(13)の計算が終了したら、(14)で、デバイス側の配列dAをホスト側の配列Aにコピーします。最後に、(15)のCUDA関数を使用して配列dAを解放します。

<pre> #include <stdio.h> #include <stdlib.h> #define N (4) int threadIdx; void kernel(float *dA){ ④ ⑤ int i = threadIdx; dA[i] = dA[i] + 1.0f; ⑥ ⑦ } int main(void){ int i; float A[N]; float *dA; ⑧ for(i=0;i<N;i++){ A[i] = (float)i; } size_t size = N*sizeof(float); dA = (float*)malloc(size); ⑨ ⑩ for(i=0;i<N;i++){ dA[i] = A[i]; } kernel(dA); ⑪ for(threadIdx=0;threadIdx<N;threadIdx++){ kernel(dA); ⑫ } for(i=0;i<N;i++){ A[i] = dA[i]; } free(dA); ⑬ for(i=0;i<N;i++){ printf("%d %f\n",i,A[i]); } return(0); ⑭ } </pre>	<pre> #include <stdio.h> #include <stdlib.h> #define N (4) ↖ カーネル関数 global void kernel(float *dA){ threadIdx.x(スレッドID)に、 ①, ②, ③のいずれかが 自動的に設定される。 int i = threadIdx.x; dA[i] = dA[i] + 1.0f; ④ ⑥ ⑦ } int main(void){ int i; float A[N]; float *dA; ⑧ for(i=0;i<N;i++){ A[i] = (float)i; } size_t size = N*sizeof(float); cudaMalloc((void**)&dA, size); ⑨ ⑩ cudaMemcpy(dA, A, size, cudaMemcpyHostToDevice); ⑪ kernel<<<1,N>>>(dA); ⑬ cudaMemcpy(A, dA, size, cudaMemcpyDeviceToHost); ⑭ cudaFree(dA); ⑮ for(i=0;i<N;i++){ printf("%d %f\n",i,A[i]); } return(0); } </pre>
--	--

図1-3-2(1)




図1-3-2(2)

図1-3-3(1)




図1-3-3(2)

デバイス側


ストリーミング・マルチプロセッサ

レジスタ

レジスタ i 0	CUDAコア スレッド0 ~ kernel ~ { (threadIdx.x = 0) i = threadIdx.x; dA[i]=dA[i]+1.0f; }	CUDAコア スレッド1 ~ kernel ~ { (threadIdx.x = 1) i = threadIdx.x; dA[i]=dA[i]+1.0f; }	レジスタ i 1
0.			1.
レジスタ i 2	CUDAコア スレッド2 ~ kernel ~ { (threadIdx.x = 2) i = threadIdx.x; dA[i]=dA[i]+1.0f; }	CUDAコア スレッド3 ~ kernel ~ { (threadIdx.x = 3) i = threadIdx.x; dA[i]=dA[i]+1.0f; }	レジスタ i 3
2.			3.
	CUDAコア	CUDAコア	
	CUDAコア	CUDAコア	

ホスト側

```
#include <stdio.h>
#include <stdlib.h>
#define N (4)
int main(void){
    int i;
    float A[N];
    float *dA;
    for(i=0;i<N;i++){
        A[i] = (float)i;
    }
    size_t size=N*sizeof(float);
    cudaMalloc((void**)&dA, ~); (10)
    cudaMemcpy(dA, A, size, ~); (11)
    kernel<<<1,N>>>(dA);
    cudaMemcpy(A,dA, size, ~); (14)
    cudaFree(dA);
    for(i=0;i<N;i++){
        printf("%d %f\n", i, A[i]);
    }
    return (0);
}
```



ホスト側メモリ

図1-3-4

■ CUDA化したプログラムをRICCでコンパイル/リンク/実行する方法

図1-3-3(1)のプログラムを、理研のRICCでコンパイル/リンクして実行する方法を説明します。詳細は「RICC利用手引書」を参照して下さい。

- まずRICCのログインサーバーにログインします。
- 図1-3-5の①に示すように、GPUコンパイルサーバー(accel)にログインします。
- CUDAプログラムのファイル名の末尾を「～.cu」とします。例えば、図1-3-3(1)のプログラムのファイル名をsample.cuとします
- ②に示すように、nvccコマンドを用いてCUDAプログラムのコンパイル/リンクを行い、ロードモジュールa.outを作成します(C言語のコンパイラgccが内部的に使用されます)。nvccコマンドの最適化オプションの詳細は2-7節で説明します(何も指定しなくても実行は可能です)。
- 図1-3-6に示すようなシェルスクリプトを、例えばファイルgo.shに作成し、③でジョブを投入します。なお、以下ではGPUコンパイルサーバーからジョブを投入しましたが、ログインサーバーからでもジョブを投入することができます。インタラクティブジョブとして実行することはできません。
- GPUを使用するジョブは、ホスト側のプログラムがMPI並列やスレッド並列になっていなくても、④に示すように、ノード内の8コアを全て占有します。従って、8コア分の演算時間を消費したことになりますので、注意して下さい。
- ⑤のコマンドで、RICCのコア利用状況を表示することができます。このうち下線部(upc)が、GPUが導入されている多目的PCクラスターの利用状況です。

```

$ ssh accel ①
Last login: Sun Jan 1 00:00:00 2010 from ricc2
$ nvcc (最適化オプション) sample.cu ②
$ qsub go.sh ③
Request 1111111.jms submitted to MJS.
NOTICE: 1111111.jms use node(8 cores) exclusively to consume more resource than default.
$ qstat ④
[A10007] Staff (Advanced center for Computing and Communication)
REQID          NAME          STAT    ELAPSE START-TIME  CORE
-----
1111111.jms    go.sh         QUE     ---:-- --/--  ---:--  8
$ qstat -uc ⑤
The status of CORE use
-----
mpc            *****
upc            *****
mdg            -----
ax             -----
mpc            98.5%(4060/8120)
upc            100.0%(0800/0800)
mdg            0.0%(0000/0256)
ax             0.0%(0000/0032)

```

図1-3-5

go.sh

```

#!/bin/sh
#MJS: -accel
#MJS: -cwd
#MJS: -eo
#MJS: -time 30
srun a.out

```

- ←(必須) 多目的PCクラスターでGPUを使用する場合に指定します。
- ←(任意) ジョブが開始すると、ジョブを投入したディレクトリに移動します。
- ←(任意) 標準出力と標準エラー出力を合体して出力します。
- ←(任意) ジョブ打ち切り経過時間(秒)を指定します。
時間を短く指定した方が、一般にジョブが早く開始します。
「-time 12:34」だと12分34秒、「-time 12:34:56」だと12時間34分56秒です。
指定しない場合のデフォルトは、128コアまでの場合、72時間です。

図1-3-6

1-4 CUDA SDKの導入

CUDA Toolkitに含まれるCUDA SDK(Software Development Kit)には、CUDAプログラムのサンプルコードおよび解説や、ユーティリティなどが含まれています。本書の以後の説明中で参照することがありますので、導入方法を説明します。なお、以下のサイトに、サンプルコードの簡単な説明があります。

http://www.nvidia.co.jp/object/cuda_get_samples_jp.html

http://www.nvidia.co.jp/object/cuda_sdks_jp.html

- RICCのログインサーバーにログインした後、①でGPUコンパイルサーバー(accel)にログインします。
- 以下では、CUDA SDKを、ホームディレクトリ(\$HOME)の下に作成する場合を想定します。②～⑤を実行すると、\$HOME/NVIDIA_GPU_Computing_SDK/ というディレクトリ内に、CUDA SDKが作成されます。
- ⑥、⑦を実行すると、CUDA SDKに含まれるサンプルプログラムのコンパイル/リンクが行われます。
- ⑧はCUDA SDKに含まれているサンプルプログラム(のディレクトリ名)の一覧です。名前から、プログラムの機能がある程度想像できると思いますが、また、CUDAのある機能の使用方法が分からない場合、これらのプログラム内で、その機能を使用している箇所を検索し、参考にする事ができます。例えば、「__constant__」(配列をコンスタントメモリ上に確保する指定:後述)の使用例を探したい場合、以下のようになります。

```
$ cd $HOME/NVIDIA_GPU_Computing_SDK/C/src
$ fgrep "__constant__" */*.c*
```

```
$ ssh accel
Last login: Sun Jan 1 00:00:00 2011 from ricc2
$ cp /usr/local/cuda/gpucomputingsdk_3.2.16_linux.run .
$ sh gpucomputingsdk_3.2.16_linux.run
(メッセージが出力されます)
Enter install path (default ~/NVIDIA_GPU_Computing_SDK):
(メッセージが出力されます)
Enter CUDA install path (default /usr/local/cuda):
(メッセージが出力されます)
$ cd $HOME/NVIDIA_GPU_Computing_SDK/C
$ make
(多数のメッセージが表示されます)
$ ls $HOME/NVIDIA_GPU_Computing_SDK/C/src
BlackScholes      conjugateGradient      mergeSort             simplePitchLinearTexture
FDTD3d            convolutionFFT2D        nbody                  simplePrintf
FunctionPointers  convolutionSeparable   oceanFFT               simpleStreams
Interval          convolutionTexture     particles              simpleSurfaceWrite
Mandelbrot        cppIntegration         postProcessGL          simpleTemplates
MersenneTwister  dct8x8                 ptxjit                 simpleTexture
MonteCarlo        deviceQuery            quasirandomGenerator  simpleTexture3D
MonteCarloCURAND deviceQueryDrv         radiXSort              simpleTextureDrv
MonteCarloMultiGPU dwtHaar1D              randomFog               simpleVoteIntrinsics
SobelFilter       dxtc                   recursiveGaussian     simpleZeroCopy
SobelQRNG         eigenvalues            reduction              smokeParticles
alignedTypes     fastWalshTransform    scalarProd             sortingNetworks
asyncAPI          fluidsGL               scan                   template
bandwidthTest    histogram              simpleAtomicIntrinsics threadFenceReduction
bicubicTexture   imageDenoising         simpleCUBLAS           threadMigration
bilateralFilter  lineOfSight            simpleCUFFT            transpose
binomialOptions  marchingCubes          simpleGL               vectorAdd
boxFilter        matrixMul              simpleMPI              vectorAddDrv
clock            matrixMulDrv           simpleMultiCopy       volumeRender
concurrentKernels matrixMulDynlinkJIT   simpleMultiGPU
```

図1-4-1の下線の「deviceQuery」を例に、サンプルプログラムの実行方法を説明します。

- 図1-4-1の⑦で作成されたロードモジュールが入っている、図1-4-2の①のディレクトリに移動します。
- 図1-4-3のようなシェルスクリプトを作成し、④で図1-4-1の任意のプログラム名を指定します。③のジョブ打ち切り経過時間は、適当に設定します(短い方が、一般にジョブが早く開始します)。
- 「deviceQuery」は、そのシステムに導入されているGPUの仕様を表示するプログラムです。②を実行すると、標準出力に図1-4-4が作成され、⑤以下にGPUの仕様が表示されます(⑥以下は無視して下さい)。
- 各仕様は、「CUDA C Programming Guide」のG.1節にも記載されていますので、参照して下さい。

```

$ cd $HOME/NVIDIA_GPU_Computing_SDK/C/bin/linux/release ①
$ gsub go.sh ②

```

```

#!/bin/sh
#MJS: -accel
#MJS: -cwd
#MJS: -eo
#MJS: -time 30 ③
srun deviceQuery ④

```

図1-4-2

図1-4-3

CUDA Device Query (Runtime API) version (CUDA static linking)

There are 2 devices supporting CUDA

Device 0: "Tesla C1060" ⑤

CUDA Driver Version:	3.20	(CUDAドライバ-APIのバージョン)
CUDA Runtime Version:	3.20	(CUDAランタイムAPIのバージョン)
CUDA Capability Major/Minor version number:	1.3	(Compute Capability 1.3)
Total amount of global memory:	4294770688 bytes	(グローバルメモリの大きさは4GBバイト)
Multiprocessors x Cores/MP = Cores:	30 (MP) x 8 (Cores/MP) = 240 (Cores)	(ストリーミングマルチプロセッサを30個、CUDAコアを合計240(=30×8)個搭載)
Total amount of constant memory:	65536 bytes	(コンスタントメモリの大きさは64KBバイト)
Total amount of shared memory per block:	16384 bytes	(ブロック(注)あたりのシェアードメモリは16KBバイト)
Total number of registers available per block:	16384	(ブロック(注)あたり利用可能なレジスタの個数は16K個)
Warp size:	32	(ワープあたりのスレッド数は32個)
Maximum number of threads per block:	512	(ブロックあたり最大512スレッド)
Maximum sizes of each dimension of a block:	512 x 512 x 64	(ブロック内のスレッドの最大の個数)
Maximum sizes of each dimension of a grid:	65535 x 65535 x 1	(グリッド内のブロックの最大の個数)
Maximum memory pitch:	2147483647 bytes	
Texture alignment:	256 bytes	
Clock rate:	1.30 GHz	
Concurrent copy and execution:	Yes	(データのコピーとカーネル関数の同時実行が可能)
Run time limit on kernels:	No	
Integrated:	No	
Support host page-locked memory mapping:	Yes	(ホストページロックメモリアップリングがサポートされている)
Compute mode:	Default (multiple host threads can use this device simultaneously)	
Concurrent kernel execution:	No	(複数のカーネル関数の同時実行はできない)
Device has ECC support enabled:	No	(ECCチェックは行われない)
Device is using TCC driver mode	No	

Device 1: "Quadro NVS 290" ⑥

(以下略)

図1-4-4 (注)「ブロックあたり」を「ストリーミング・マルチプロセッサあたり」と読み替えても構いません。

1-5 多次元配列のメモリ上での配置

次章から、CUDAの説明に入ります。その前提知識として、CUDAでは、メモリ上の各要素をアクセスする順序が速度に影響を与えるので、本節で基本項目をまとめます。

■ 1次元配列


まず1次元配列Z[6]のループの例を、図1-5-1(1)の**C**に示します。**A**は本書内での配列の図、**B**はメモリ上の配置です。1次元配列の場合、**A**と**B**は同じ順序で並びます。**C**のループを実行した場合、**B**の①~⑥の順に要素がアクセスされます。1つの要素と、次に処理する要素の間隔を、本書ではストライドと呼びます。図1-5-1(1)の**B**ではストライドは1です。

■ 2次元配列

次に2次元配列Z[2][3]について説明します(3次元以上の場合も同様です)。

- 本書では図1-5-2に示すように、配列Z[2][3]の左側の添字を1次元目、右側の添字を2次元目と呼びます。
- 図1-5-1(2)の**A**に示すように、本書内の図は、2次元配列の1次元目を縦方向、2次元目を横方向とします。
- C言語の場合、2次元配列は、図1-5-1(2)の**B**に示す順番にメモリ上に並びます。つまり図1-5-1(2)の**A**の矢印の順番にメモリ上に並びます。なお、Fortranの場合はC言語と並ぶ順番が逆になりますので注意して下さい。図1-5-1(2)の**C**のループでは、**B**の①~⑥の順にストライドが1で要素をアクセスします。
- 図1-5-1(2)とループの順番を逆にした図1-5-1(3)では、**A**の矢印の順に処理が行われ、**B**の①~⑥に示すようにストライドは3になります。ストライドの「3」は、配列Z[2][3]の2次元目の大きさです。

ホスト側のプログラムでは、図1-5-1(3)や図1-5-3のようにストライドが大きいループは、キャッシュミス(参考文献[2]参照)が発生して速度が遅くなります。なるべく図1-5-1(1)(2)のように、ストライドが1になるようにして下さい。デバイス側のプログラムについては、3章で説明します。



A: 本書内の図

B: メモリ上の配置

C: ループ例




図1-5-1(2) O

図1-5-1(3) X

float Z[2][3];
1次元目 ↘ ↙ 2次元目

図1-5-2

float Z[6];
:
for(i=0; i<6; i+=3){
Z[i] = ~;
}

図1-5-3 X

本章では、カーネル関数を実行するための方法、および実行に入ったCUDAプログラムが、GPU上でのよ
うに動作するかについて説明します。

2-1 デバイス側の関数

■ デバイス側の関数型修飾子

図2-1-1の左はホスト側、右はデバイス側のプログラムです。

- 図2-1-1の関数kernelのように、ホスト側から直接呼ばれる関数をカーネル関数と呼び、`__global__`を指
定します(前半と後半の「_」は各2文字)。`__global__`などの○に示す部分を関数型修飾子と呼びます。
- 図2-1-1の関数subのように、カーネル関数から呼ばれる関数には`__device__`修飾子を指定します。
- 図2-1-1の関数comのように、ホスト側とデバイス側から同一の関数が呼ばれる場合、その関数には
`__host__`と`__device__`修飾子を指定します。関数comをコンパイル/リンクすると、ホスト用とデバイス用の
2つのロードモジュールが作成されます。例えば、CUDA化したプログラムをデストするため、ホスト側とデ
バイス側で同じ計算を(同じ関数comで)実行し、計算結果を比較する場合などに使用します。




図2-1-1

以下に、Compute Capability 1.3の場合の、関数型修飾子を付けた関数の主な制限事項を示します。詳細
は「CUDA C Programming Guide」のAppendix.Bを参照して下さい。

■ `__global__` または `__device__` 修飾子を付けた関数の制限事項

- 関数内で、`printf`関数や`malloc`関数などを使用することはできません。
- 関数内で、`static`変数(注1)を宣言することはできません。
- 関数内で、再帰呼び出し(注2)を行うことはできません。
- 関数の引数に、可変長引数(注3)を持つことはできません。

■ `__global__` 修飾子を付けた関数に固有の制限事項

- ホスト側のプログラムからカーネル関数が呼ばれると、制御はすぐに(カーネル関数が実行を開始する前
に)ホスト側プログラムに戻ります(詳細は3-2節参照)。
- 関数からの戻り値は常に`void`型になるので(図2-1-1参照)、戻り値を指定することはできません。
- この関数へのポインタ(注4)を利用することはできません。

■ `__device__` 修飾子を付けた関数に固有の制限事項

- 戻り値は`void`型でなくとも構いません。
- この関数へのポインタ(注4)を利用することはできません。

(注1) static変数

図2-1-2の①に示す通常の変数は、関数が呼ばれるたびにメモリ上に確保、初期化され、関数が終了すると解放されます。一方②に示すstatic変数は、プログラムが開始した時点でメモリ上に固定され、初期化は一度だけ行われます。関数が終了しても変数の値はそのまま保持されます(実行結果参照)。

(注2) 再帰呼び出し

図2-1-3のように、ある関数内でその関数を再度呼び出すことを再帰呼び出しと言います。

```
void func(){
    int i=0;
    static int si=0;
    i = i + 1;
    si = si + 1;
    printf("i=%d,si=%d\n", i, si);
}
```

図2-1-2

```
int main(void){
    func();
    func();
    func();
    :
```

実行結果

```
i=1,si=1
i=1,si=2
i=1,si=3
```

```
void func(int N){
    printf("%d\n", N);
    if(N<5) func(N+1);
}
int main(void){
    func(1);
    :
```

実行結果

```
1
2
3
4
5
```

図2-1-3

(注3) 可変長引数

例えばprintf関数は、図2-1-3に示すように、引数の数は可変です。これを可変長引数と呼びます。可変長引数の関数の例を図2-1-4に示します。関数sumは、①、②の1つ目の引数で、2つ目以降の引数の数を指定し、2つ目以降の引数の合計が戻ります。①では引数が3個、②では引数が4個なので、可変長引数です。

```
printf("%d\n", m);
printf("%d %d\n", m, n);
```

図2-1-3

```
#include <stdarg.h>
int sum(int N, ...){
    int i;
    int result = 0;
    va_list list;
    va_start(list, N);
    for(i=0; i<N; i++){
        result = result
            + va_arg(list, int);
    }
    va_end(list);
    return result;
}
```

int main(){

int N, result;

```
N = 2; (加算する個数は2個)
result = sum(N, 10, 20); ①
printf("N=%d result=%d\n", N, result);
N = 3; (加算する個数は3個)
result = sum(N, 10, 20, 30); ②
printf("N=%d result=%d\n", N, result);
:
```

実行結果

```
N=2 result=30
N=3 result=60
```

図2-1-4

(注4) 関数へのポインタ

図2-1-5(1)で、変数p_funcは関数funcへのポインタです。①でポインタの宣言をし、②で関数funcのアドレスをp_funcに代入し、③でp_funcを使用して関数funcを呼び出しています。図2-1-5(2)のように、CUDAのカーネル関数に対しても、この機能を使うことができます。

```
void func(){
    :
int main(void){
    void (*p_func)();
    p_func = func;
    (*p_func)();
    :
}
```

図2-1-5(1)

```
__global__ void kernel(){
    :
int main(void){
    void (*p_kernel)();
    p_kernel = kernel;
    (*p_kernel)<<<1, 1>>>();
    :
}
```

図2-1-5(2)

2-2 CUDAと他の並列化手法の比較

計算機で計算を行なう場合、計算を行う主体はプロセスやスレッド、逐次処理、逐次処理、逐次処理、計算を行う装置はCPUやコアです。この3つの要素の関係が、逐次処理、CUDA以外の並列処理、およびCUDAの並列処理でどのようになっているかを検討します。

■ 逐次処理

図2-2-1のループを、1台のCPUを使って逐次処理する場合を図2-2-2に示します。なお、1CPUに複数のコアを含むマルチコアプロセッサの場合、図中の「CPU」は「コア」に読み替えて下さい。

- **A**(プロセスと配列の関係)：1つのプロセスが配列Aの128要素を担当します。
- **B**(プロセスとCPUの関係)：1つのプロセスが1つのCPUで実行します。

■ MPI 並列

分散メモリ型並列計算機(共有メモリ型並列計算機でも多くの場合可)では、通常、MPI(Message-Passing Interface)を使用して並列化します。MPI並列でCPU数が2個の場合、動作は図2-2-3のようになります。

- **A**(プロセスと配列の関係)：プロセス(またははランク)○と■が、それぞれ64要素ずつ担当します。
- **B**(プロセスとCPUの関係)：(例えば)プロセス○はCPU0で、プロセス■はCPU1で実行します。

■ スレッド並列

共有メモリ型並列計算機では、通常、指示引openMPまたはコンパイラによる自動並列(これらをスレッド並列と呼びます)で並列化します。スレッド並列でCPU数が2個の場合、動作は図2-2-4のようになります。

- **A**(スレッドと配列の関係)：スレッド○と■が、それぞれ64要素ずつ担当します。
- **B**(スレッドとCPUの関係)：(例えば)スレッド○はCPU0で、スレッド■はCPU1で実行します(途中で入れ替わる場合があります)。

```

float A[128];
for(i=0; i<128; i++){
    A[i] = A[i] + 1.0f;
}
    
```

図2-2-1




図2-2-3 MPI並列




図2-2-2 逐次処理




図2-2-4 スレッド並列

■ CUDA並列

図2-2-1をCUDA化し、GPU上で実行する場合の動作を図2-2-5に示します。1つのGPUに含まれるストリーミング・マルチプロセッサの数は、(理研RICCの場合)30個ですが、説明を簡単にするため2個とします。

● 前述のように、計算を実行する主体は、MPI並列ではプロセス、スレッド並列ではスレッドです。CUDA並列の場合もスレッドですが、少々複雑です。図2-2-5に示すように、複数のスレッドの集合をブロック、複数のブロックの集合をグリッドと呼びます。各スレッド、各ブロックには、0,1,2,...のID(識別子)が自動的に付きます。図2-2-5の場合、1つのグリッドが、(○に示す)4個のブロック(ブロックID**0,1,2,3**)を含み、1つのブロックが、(◇に示す)32個のスレッド(スレッドID①~⑳)を含みます。

● **A**(スレッドと配列の関係)：図2-2-5の↓に示すように、(通常)1つのスレッドが配列Aの1つの要素を担当します(1つのスレッドが複数要素を担当することも可能です)。例えば、ブロックID**1**のスレッドID①は、A[63]の要素を担当します(詳細は2-3節参照)。

● **B**(スレッドとCUDAコアの関係)：図2-2-5の↗と↘に示すように、例えばブロックID**0,1**に含まれる各スレッドが、左のストリーミング・マルチプロセッサ内のCUDAコアで実行し、ブロックID**2,3**に含まれる各スレッドが、右のストリーミング・マルチプロセッサ内のCUDAコアで実行します。全CUDAコア数は16個で、全スレッド数は128個なので、1つのCUDAコアで合計8つのスレッドが実行を行います(詳細は2-4節参照)。




図2-2-5 CUDA並列

■ CUDA並列の分かりにくい点

CUDA並列と、MPI並列やスレッド並列との相違点、および分かりにくい点を以下にまとめ、次節以降で説明します。

- MPI並列やスレッド並列でのCPUが、GPUでは、ストリーミング・プロセッサとCUDAコアという2階層に分かれています。
- MPI並列やスレッド並列でのプロセスやスレッドが、CUDA並列では、ブロックとスレッドという2階層に分かれています。
- **A**(スレッドと配列の関係)：MPI並列やスレッド並列の場合は、(通常)1つのプロセスまたはスレッドが、配列Aの複数の要素を担当しますが、CUDA並列では、(通常)1つのスレッドが配列Aの1要素を担当します。2階層になっているスレッドを、どのように配列Aの各要素に対応付けるかが問題になります。
- **B**(スレッドとCUDAコアの関係)：MPI並列やスレッド並列の場合は、1つのCPUを1つのプロセス(またはスレッド)が使用しますが、CUDA並列では、1つのCUDAコアを(通常)複数のスレッドが使用します。2階層になっているCUDAコアと、2階層になっているスレッドが、どのように対応付けられるのが問題になります。

2-3 スレッドと配列の関係

本節では、前節のA(スレッドと配列の関係)について説明します。

■ 実行構成の指定方法

1-3節の `kernel<<<1,N>>>()` は、「カーネル関数kernelをCUDAコア上でN個のスレッドで実行せよ。」という意味でした。この `<<<...>>>` の部分(本書では実行構成と呼びます)の指定方法を、図2-3-1の例で説明します。この例では、グリッドにブロックが2個(ブロックID**0**,**1**)含まれ、各ブロックにスレッドが4個(スレッドID**0**,**1**,**2**,**3**)含まれます。ブロックとスレッドは、「x方向」に示すように1次元ですが、y方向、z方向が加わると2次元、3次元になります(2,3次元については後述します)。

図2-3-1の実行構成は、図2-3-2の(1)~(4)のいずれかの方法で指定することができます。

- まず(1)を説明します。①でdim3型の変数NBLOCKSとNTHREADS(名前は任意)を宣言します。dim3型はCUDAで提供された構造体で、x,y,zの3つのメンバーを持ちます。
- ②,③,④で、グリッドに含まれるx,y,z方向のブロック数を、変数NBLOCKSのメンバーx,y,zに指定します。図2-3-1は1次元(x方向のみ)なので、x,y,z方向のブロック数2,1,1を指定します。NBLOCKSの名前は任意ですが、「Number of BLOCKS」(グリッド内の)ブロックの数という意味で、NBLOCKSとしました。
- ⑤,⑥,⑦で、ブロックに含まれるx,y,z方向のスレッド数を、変数NTHREADSのメンバーx,y,zに指定します。図2-3-1は1次元(x方向のみ)なので、x,y,z方向のスレッド数4,1,1を指定します。NTHREADSの名前は任意ですが、「Number of THREADS」(ブロック内の)スレッドの数という意味で、NTHREADSとしました。
- ②~⑦は、指定しないとデフォルトで1になるので、本例では③,④,⑥,⑦は指定しなくても構いません。
- ⑧の実行構成内の1つ目の引数にNBLOCKSを、2つ目の引数にNTHREADSを指定します。⑧を実行すると、ブロック/スレッドが図2-3-1の構成で、カーネル関数が実行を開始します(詳細は後述します)。
- (1)の①~⑦の部分を(2)~(4)のようにすることもできます。また①~⑦と⑧を合体して(5)のようにすることもできます。

- (1)~(5)の下線部を省略して、[1]~[5]のようにすることもできます。1-3節の `<<<1,N>>>` は、[5]の指定方法でブロック数が1の場合です。




図2-3-1

```
(1) dim3 NBLOCKS, NTHREADS; (名前は任意) ①
    NBLOCKS.x = 2;   グリッド内のx方向のブロック数 ②
    NBLOCKS.y = 1;   グリッド内のy方向のブロック数 ③
    NBLOCKS.z = 1;   グリッド内のz方向のブロック数 ④
    NTHREADS.x = 4;  ブロック内のx方向のスレッド数 ⑤
    NTHREADS.y = 1;  ブロック内のy方向のスレッド数 ⑥
    NTHREADS.z = 1;  ブロック内のz方向のスレッド数 ⑦
    kernel<<<NBLOCKS, NTHREADS>>>(dA); ⑧
[1] dim3 NBLOCKS, NTHREADS;
    NBLOCKS.x = 2;
    NTHREADS.x = 4;
```

```
(3) dim3 NBLOCKS, NTHREADS;
    NBLOCKS = dim3(2, 1, 1);
    NTHREADS = dim3(4, 1, 1);
[3] dim3 NBLOCKS, NTHREADS;
    NBLOCKS = 2;
    NTHREADS = 4;
```

```
(4) dim3 NBLOCKS = dim3(2, 1, 1);
    dim3 NTHREADS = dim3(4, 1, 1);
[4] dim3 NBLOCKS = 2;
    dim3 NTHREADS = 4;
```

```
(2) dim3 NBLOCKS(2, 1, 1), NTHREADS(4, 1, 1);
[2] dim3 NBLOCKS(2), NTHREADS(4);
[5] kernel<<<dim3(2, 1, 1), dim3(4, 1, 1)>>>(dA);
[5] kernel<<<2, 4>>>(dA);
```

図2-3-2

■ スレッドと配列の関係(1次元の場合)

次ページの図2-3-4(1)(図2-3-1と同じ)のスレッドと、図2-3-4(2)の配列dA[7](8ではなく7)の各要素を対応付ける方法を、図2-3-5のプログラムで説明します。

● 図2-3-5の①,②で、実行構成を「グリッド内のx方向のブロック数を2個、ブロック内のx方向のスレッド数を4個」とし、③でカーネル関数kernelを実行します。

● カーネル関数内では、4つの構造体gridDim, threadDim, blockDim, threadIdx(構造体名は固定)を、CUDAが自動的に宣言します(各構造体の意味は④~⑦の説明を参照して下さい)。これらはCUDAで提供されているdim3型の構造体で、x,y,zのメンバーを持ちます。なお、blockIdxのIdxは、「IDのx」ではなく、「Index」の略です。

● ホスト側のプログラムの①,②で設定した値は、③を経由して、④,⑤のメンバーxに自動的に設定されます。つまり、以下の左と右の変数の値は同じです。ただし両者は別の変数なので注意して下さい。なお、④のgridDim.xは、カーネル関数内で使うことはありません。

適用範囲	ホスト側のプログラム	カーネル関数
変数の宣言	プログラムで宣言	CUDAが自動的に宣言
変数名	任意	固定
値の設定	プログラムで設定	CUDAが自動的に設定
グリッド内のx方向のブロック数=2	NBLOCKS.x ①	gridDim.x ④
ブロック内のx方向のスレッド数=4	NTHEADS.x ②	blockDim.x ⑤

● 各スレッドには、そのスレッドが所属するx方向のブロックID(本例では0,1のいずれか)と、そのスレッドのx方向のスレッドID(本例では0,1,2,3のいずれか)が自動的に付けられ、⑥,⑦のメンバーxに自動的に設定されます。

● 図2-3-4(1)のブロックID, スレッドIDと、図2-3-4(2)の配列dAの要素番号iを対応付けるのが⑧です。⑧のように対応付けた場合、図2-3-4(3)のようになります。⑧の具体的な値を⑨に示します。⑨の対応付けは、CUDAプログラムでの定石の書き方です。「ブロック*ブロック+スレッド」と覚えるとよいでしょう。多くのCUDAプログラムでは、⑧のように対応付けを行います(例えば図2-3-3(1)~(3)のように、⑩以外の対応付けをすることも可能です(ただしコアレスアクセス(3-2節参照)の効率が悪くなります))。

● ⑩で各スレッドは、配列dAの自分が担当する要素dA[i]の計算を行います。本例では、配列dAの範囲はdA[0]~dA[6]なので、dA[7]を計算しないようにするため、下線のif文を指定します(図2-3-4(3)のx参照)。このif文の指定もCUDAプログラムでの定石です(4-2節参照)。




図2-3-3(1) 処理する最初の要素がdA[0]でなくdA[1]




図2-3-3(3) 異なるブロックの同じスレッドIDのスレッドが連続した要素を処理




図2-3-3(2) 1要素飛びに処理

(NBLOCKS.x=) グリッド内のx方向のブロック数 gridDim.x=2個
 (NTHREADS.x=) ブロック内のx方向のスレッド数 blockDim.x=4個
 blockDim.x グリッド内のx方向のブロックID
 threadIdx.x ブロック内のx方向のスレッドID




図2-3-4(1)




図2-3-4(3)

$$i = blockDim.x * blockIdx.x + threadIdx.x$$


要素番号 i 0 1 2 3 4 5 6
 配列 dA[7] 0. 1. 2. 3. 4. 5. 6.

図2-3-4(2)

```
__global__ void kernel(float *dA){
```

- blockDim.x (グリッド内のx方向のブロック数)には2が設定されます(以下では未使用)。
- blockDim.x (ブロック内のx方向のスレッド数)には4が設定されます。
- blockIdx.x (グリッド内のx方向のブロックID)には0, 1のいずれかが設定されます。
- threadIdx.x (ブロック内のx方向のスレッドID)には0~3のいずれかが設定されます。

```
int i = blockDim.x * blockIdx.x + threadIdx.x;
```



```
if (i < 7) dA[i] = dA[i] + 1.0f;
```

```
}
```

```
int main(void){
```

```
dim3 NBLOCKS, NTHREADS;
```

```
;
```

```
NBLOCKS.x = 2; // グリッド内のx方向のブロック数を2個とします。
```

```
NTHREADS.x = 4; // ブロック内のx方向のスレッド数を4個とします。
```

```
kernel <<< NBLOCKS, NTHREADS >> (dA); // ①, ②の構成でkernelを実行します。
```

```
;
```

図2-3-5

■ スレッドと配列の関係(2次元の場合)

次に、計算を行う配列が2次元の場合を説明します。この場合、ブロックとスレッドの構成も、通常2次元にします。次ページの図2-3-7(1)のストレッチと、図2-3-7(2)の2次元配列dA[5][7]の各要素を対応付ける方法を、図2-3-8のプログラムで説明します。

● 図2-3-8の①~④で、実行構成を、「グリッド内のx,y方向のブロック数を2,3個、ブロック内のx,y方向のストレッチ数を4,2個」とし、⑤でカーネル関数kernelを実行します。ブロックとストレッチの構成を図2-3-7(1)に示します。2次元なので複雑に見えますが、単に前述の1次元を2方向にただけです。

● ホスト側のプログラムの①~④で設定した値は、⑤を経由して、⑥~⑨のメンバーx,yに自動的に設定されます。つまり、以下の左と右の変数の値は同じです。ただし両者は別の変数なので注意して下さい。

適用範囲	ホスト側のプログラム	カーネル関数
変数の宣言	プログラムで宣言	CUDAが自動的に宣言
変数名	任意	固定
値の設定	プログラムで設定	CUDAが自動的に設定
グリッド内のx方向のブロック数=2	NBLOCKS.x ①	gridDim.x ⑥
グリッド内のy方向のブロック数=3	NBLOCKS.y ②	gridDim.y ⑦
ブロック内のx方向のストレッチ数=4	NTHREADS.x ③	blockDim.x ⑧
ブロック内のy方向のストレッチ数=2	NTHREADS.y ④	blockDim.y ⑨

● 各スレッドには、そのスレッドが所属するx方向のブロックID(本例では0,1のいずれか)、y方向のブロックID(本例では0,1,2のいずれか)と、そのストレッチのx方向のストレッチID(本例では0,1,2,3のいずれか)、y方向のストレッチID(本例では0,1)のいずれかが自動的に付けられ、⑩~⑬のメンバーx,yに自動的に設定されます。以後、本書の図中では、各IDに0,1,2,3,4,...,0,1,...,0,1,...,(0),(1),1,...を使用します。

● 図2-3-7(1)のブロックID, スレッドIDと、図2-3-7(2)の配列dAの要素番号ix, iyを対応付けるのが⑭です。⑮のように対応付けた場合、図2-3-7(3)のようになります。例えば図2-3-7(1)の⑯のストレッチの、要素番号ix, iyの具体的な値は⑰となり、図2-3-7(3)の★に示すdA[4][6]に対応付けられます。多くのCUDAプログラムでは⑱(図2-3-6(1)も同じ)のように対応付けますが、例えば図2-3-6(2)のような対応付けも可能です(8-5節に使用例を示します)。図2-3-6(1)(2)の●, ▲は同じプロセスの同じストレッチが担当します。




図2-3-6(1) blockDim.x, blockDim.y




図2-3-6(2) blockDim.x, blockDim.y

● ⑰で各ストレッチは、配列dAの自分が担当する要素dA[iy][ix]の計算を行います。本例では、配列dAの範囲はdA[0][0]~dA[4][6]なので、それ以外の要素を計算しないようにするため、下線のif文を指定します(図2-3-7(3)のx参照)。

● 図2-3-8では、カーネル関数内で2次元配列dA[5][7]を使用していますが、CUDAの場合、カーネル関数で2次元配列を扱うためには少し考慮が必要となります。これについては3-3節と3-4節で説明します。




図2-3-7(1)




図2-3-7(2)

図2-3-7(3)

```

_global_ void kernel(~){
  ● gridDim.x(グリッド内のx方向のブロック数)には2が設定されます(以下では未使用)。 ⑥
  ● gridDim.y(グリッド内のy方向のブロック数)には3が設定されます(以下では未使用)。 ⑦
  ● blockDim.x(ブロック内のx方向のスレッド数)には4が設定されます。 ⑧
  ● blockDim.y(ブロック内のy方向のスレッド数)には2が設定されます。 ⑨
  ● blockDim.x(グリッド内のx方向のブロックID)には0,1のいずれかが設定されます。 ⑩
  ● blockDim.y(グリッド内のy方向のブロックID)には0,1のいずれかが設定されます。 ⑪
  ● threadIdx.x(ブロック内のx方向のスレッドID)には0~3のいずれかが設定されます。 ⑫
  ● threadIdx.y(ブロック内のy方向のスレッドID)には0,(1)のいずれかが設定されます。 ⑬

  int ix = blockDim.x*blockDim.x + threadIdx.x; ⑭
  int iy = blockDim.y*blockDim.y + threadIdx.y; ⑭
  ix = 1 * 4 + 2; (=6) ⑮
  iy = 0 * 2 + 0; (=0) ⑮
  if (ix<7 && iy<5) da[iy][ix] = da[iy][ix] + 1.0f; ⑯
}

int main(void){
  dim3 NLOCKS,NTHREADS;
  :
  NLOCKS.x = 2;   グリッド内のx方向のブロック数を2個とします。 ①
  NLOCKS.y = 3;   グリッド内のy方向のブロック数を3個とします。 ②
  NTHREADS.x = 4;   ブロック内のx方向のスレッド数を4個とします。 ③
  NTHREADS.y = 2;   ブロック内のy方向のスレッド数を2個とします。 ④
  kernel<<<NLOCKS,NTHREADS>>>(~); ①~④の構成でkernelを実行します。 ⑤
  :
}
  
```

図2-3-8


2-4 スレッドとCUDAコアの関係

本節では、**B**(スレッドとCUDAコアの関係)について説明します。

■ 指定できるブロック/スレッドの最大数


まず、ブロック、スレッドの指定可能な最大数を図2-4-1に示します。z方向はx,y方向より少なくなりますが、

- グリッド内で指定できるブロックの最大数は、x方向が65535個、y方向が65535個、z方向が1個です。
- 下の図に示すように、ブロック内で指定できるスレッドの最大数は、x方向が512個、y方向が512個、z方向が64個です。ただし、1つのブロック内で指定できる全スレッド数は512個以下です。従って、例えば(x方向のスレッド数,y方向のスレッド数,z方向のスレッド数) = (8,8,8) などが、1ブロックの最大のスレッド数です。本書では、2次元の場合、ブロック(0,0)、スレッド(0,(1))のように、(x,y)の順に表します。



■ ワープ

同一ブロック内にある、連続した(連続の意味は以下で説明します)32スレッドのことを、ワープ(Warp)：英語の発音はウオープ)と呼びます。CUDAでは、ワープを単位として計算が行われます(詳細は後述します)。例えば1つのブロックが図2-4-2(1)(2)の場合、矢印に示す順(まずx方向が先に動く順、次にy方向が動く順、最後にz方向が動く順)に並んだ32個のスレッドが、1つのワープとなります。従って図2-4-2(2)では、手前の4つの□と、奥の4つの□(図では見えませんがそれぞれワープとなります)。



■ スレッドとCUDAコアの関係

2階層のブロック/スレッドが、2階層のGPU上のストリーミング・マルチプロセッサ/CUDAコアで、どのように処理されるかを説明します。

● 処理する配列

図2-4-3に、処理する2次元配列dA[12][32](要素数は12×32=384個)を示します。

● ブロック/スレッド

図2-4-3に示すように、ブロック数はx方向に2個(ブロックID=**0**,**1**)、y方向に3個(ブロックID=**0**,**0**,**2**)の合計6個で、各ブロックには、x方向のスレッド数が16個(スレッドID=**0**~**15**)、y方向のスレッド数が4個(スレッドID=**0**~**3**)の合計64個のスレッドが含まれています。従って、全スレッド数は6×64=384個(配列dAの要素数と同じ)となります。

● マシン環境

説明を簡単にするため、実際のマシン環境を以下のように簡単化します。

- 1つのGPUには、ストリーミング・マルチプロセッサ(以下SMと略します)が30個含まれますが、図2-4-5の上部に示すように2個だとします。
- 各SMごとに、資源(レジスタやシェードメモリなど)を持っていきます。ここでは図2-4-5の上部に示すように、各SMの資源は160個のレジスタのみだとします(各資源の種類と正確な数は後述します)。
- 各スレッドは、実行時にレジスタを1個だけ使用するとします。1つのブロックには64スレッドが含まれるので、1つのブロックでレジスタを64個使用します。

● 動作

このマシン環境で、図2-4-3に示す、(**0**,**0**),(**1**,**0**),(**0**,**0**),(**1**,**0**),(**0**,**2**),(**1**,**2**)の6個のブロック内の各スレッドが、どのように実行されるのかを説明します。

● 各SMには、ブロック単位で割り当てが行われます。本例では、1つのSMのレジスタ数は160個、1つのブロックが使用するレジスタ数は64個なので、1つのSMに、同時に2個のブロックが存在することができます(存在できるブロック数には上限があります。詳細は6-1節参照)。各SMに、6個のうちどのブロックを割り当てることができるかを、図2-4-5のスケジューラー1(正式な名前ではありません)が決定します。

● 図2-4-5に示すように、スケジューラー1が、例えばブロック(0,0)と(0,0)を左のSMに、ブロック(1,0)と(1,0)を右のSMに割り当てたとします。4つのブロックが使用するレジスタ数を図2-4-5の一番上の図に示します。残りのブロック(0,2),(1,2)は図の下部の待ち行列に入ります。

● 一度SMに入ったブロックは、ブロック内の全スレッドがカーネル関数全体の処理が終わるまで、SM内に存在します。あるブロックの処理が終了したら、そのブロックが使用していた資源(本例ではレジスタ)が解放され、スケジューラー1は、待ち行列に入っている未処理のブロックを1つ選択し、SMに割り当てます。

● 以下、左のSMの動作を説明します。ここからは、ブロックではなく、ワーブが処理の単位になります。本例では、1つのブロックに2つのワーブが含まれているので、左のSMが担当するのは4つのワーブ(図のワーブ0,1,2,3)です。4つのワーブのうち、例えば0がついているワーブは現在計算を行っていることが可能、✕がついているワーブは不可能(例えばメモリアからのロード/ストアなどを行っているため)とします。スケジューラー2は、●のワーブ(ワーブ0と3)から1つ(本例ではワーブ0)を選択し、SMに割り当てます。

● GPUでは、デコーダ(機械語命令を解釈する装置)は、CUDAコアごとではなく、各SMに1つ存在します。図2-4-5の上部に示すように、デコーダは機械語命令(例えば加算)を解釈すると、各CUDAコアに伝達し、8つのCUDAコア内のスレッドは同じ命令を実行します。

● 1ワーブは32スレッドで、1つのSM内のCUDAコアは8個です。図2-4-5の①に示すように、ワーブ0内の、まず8スレッドが8個のCUDAコアで同じ命令(例えば加算)を実行します。同様に②,③,④の順に、8スレッドずつCUDAコアで同じ命令を実行します。タイムチャートを図2-4-4に示します。従って、同じワーブ内の32スレッドは、同じ命令を実行することになります。

● ワーブ0の32スレッドの(例えば)加算が終了すると、ワーブ0はSMから出ます。すぐに次の命令を実行できる場合は●、ロード/ストアなどを行う場合は✕(ロード/ストアが完了したら●)となります。その後、スケジューラー2がワーブ0を再び選択したら、SMで次の命令を実行します(詳細は6-1節参照)。

● 左のSMのスケジューラー2は、ワーブ0が出た後、その時点で●のワーブ(ワーブ3)を選択し、SMに割り当てます。ワーブ3内の全スレッドも同じ命令を実行しますが、ワーブ0のスレッドが実行した命令と、必ずしも同じとは限りません。つまり、どの命令まで実行を完了しているかはワーブによって異なります。




図2-4-3 threadIdx.y







図2-4-4




スケジューラー-2



スケジューラー-1



スケジューラー-2



ワーブ




図2-4-5

本節では、ブロック数とスレッド数の設定方法を説明します(詳細な設定方法は6-1節で説明します)。

■ ブロック数

ストリーミング・マルチプロセッサ(SM)の数は30個です。各ブロックが同じ計算量を行う場合、図2-5-1(1)(2)に示すように、ブロック数が30個でも1個でも、計算時間はほぼ同じになります。言いかえると、図2-5-1(2)では、29個のストリーミング・マルチプロセッサが遊んでいるため、同じ時間で行う計算量は、図2-5-1(1)の1/30になります。従って、ブロック数は30個以上が推奨されます。

また、カーネル関数内で `__syncthreads()` を使用して同期を取っている場合、1つのストリーミング・マルチプロセッサあたり複数のブロックが推奨されます(詳細は6-1節参照)。




図2-5-1(1)

■ ブロック内のスレッド数

前述のように、スレッドの処理は、ワーブ(連続した32スレッド)単位で行われます。1つのブロック内のスレッド数を例えば32個とした場合、タイムチャートは図2-5-2(1)のようになります(紙面の都合でスレッドを「↓」で表します)。一方、1つのブロック内のスレッド数を例えば25個とした場合、図2-5-2(2)のようになり、計算時間は図2-5-2(1)とほぼ同じになります。言いかえると、図2-5-2(2)では、右端の空白の部分で、7個のCUDAコアが動作せずに遊んでいるため、同じ時間で行う計算量は、図2-5-2(1)より少なくなりますが、従って、1つのブロック内のスレッド数は $32(=1 \times \text{ワーブ})$ の倍数(上限は512個)が推奨されます。

ブロック内のスレッドが2次元の場合も同様に、(x方向のスレッド数) × (y方向のスレッド数)は、32の倍数が推奨されます。それに加え、x方向のスレッド数は16の倍数が推奨されます(コアレスアクセスが理由ですが、3-2、3-3節で説明します)。この条件に該当するx,y方向のスレッド数を図2-5-3に示します。




図2-5-2(1)




図2-5-2(2)

ブロックあたりのスレッド数	32	64	96	128	160	192	224	256
ブロック内の (x方向のスレッド数) × (y方向のスレッド数)	16 × 2 32 × 1 64 × 1	16 × 4 32 × 2 64 × 1	16 × 6 32 × 3 48 × 2 96 × 1	16 × 8 32 × 4 64 × 2 128 × 1	16 × 10 32 × 5 80 × 2 160 × 1	16 × 12 32 × 6 48 × 4 64 × 3 96 × 2 192 × 1	16 × 14 32 × 7 112 × 2 224 × 1	16 × 16 32 × 8 64 × 4 128 × 2 256 × 1
ブロックあたりのスレッド数	288	320	352	384	416	448	480	512
ブロック内の (x方向のスレッド数) × (y方向のスレッド数)	16 × 18 32 × 9 48 × 6 96 × 3 144 × 2 288 × 1	16 × 20 32 × 10 64 × 5 80 × 4 160 × 2 320 × 1	16 × 22 32 × 11 176 × 2 352 × 1	16 × 24 32 × 12 48 × 8 64 × 6 96 × 4 128 × 3 192 × 2 384 × 1	16 × 26 32 × 13 208 × 2 416 × 1	16 × 28 32 × 14 64 × 7 112 × 4 224 × 2 448 × 1	16 × 30 32 × 15 48 × 10 80 × 6 96 × 5 160 × 3 240 × 2 480 × 1	16 × 32 32 × 16 64 × 8 128 × 4 256 × 2 512 × 1

図2-5-3

■ スレッド数を固定してブロック数を求める方法

処理する要素数が決まっている場合、ブロック数と(ブロックあたりの)スレッド数は、一方が決まれば他方は自動的に決まります。通常はスレッド数を固定します。スレッド数を例えば32に固定した場合、要素数とスレッド数からブロック数を求める3つの方法を、図2-5-4の(0),(1),(2)に示します(整数で計算し、除算の計算結果は切り捨てます)。要素数が0~96のときの、(0),(1),(2)で求めたブロック数を図の右欄に示します。

要素数がスレッド数で割りきれない図2-5-5(1)の場合、(0),(1),(2)のいずれの方法でも、ブロック数は2個(正しい)となります。ところが、要素数がスレッド数で割りきれない図2-5-5(2)の場合、(1),(2)ではブロック数は3個(正しい)になりますが、(0)では2個(誤り)になります。また、要素数が0個の場合、(1)ではブロック数が0個(正しい)になりますが、(2)では1個(誤り)になります。従って(1)を使用するのが無難だと思われま

す。
図2-5-4の(1)式を使用した場合の、1次元の場合のプログラム例を図2-5-6(1)に、2次元の場合のプログラム例を図2-5-6(2)に示します。

要素数	0	1	..	31	32	33	..	63	(64)	(65)	..	95	96
✕ (0) ブロック数 = 要素数/スレッド数	0	✕0	..	✕0	1	✕1	..	✕1	2	✕2	..	✕2	3
○ (1) ブロック数 = (要素数+スレッド数-1)/スレッド数	0	1	..	1	1	2	..	2	2	3	..	3	3
△ (2) ブロック数 = (要素数-1)/スレッド数 + 1	✕1	1	..	1	1	2	..	2	2	3	..	3	3

図2-5-4 スレッド数=32の場合のブロック数(✕は誤り)




図2-5-5(1) ←要素数64 →




図2-5-5(2) ←要素数65 →

```
#define N (1000) ← 処理する要素数
__device__ float dA[N];
int main(void){
dim3 NBLOCKS,NTHREADS;
:
NTHREADS.x = 32; ← ブロックあたりのスレッド数を32
NBLOCKS.x = (N+NTHREADS.x-1)/NTHREADS.x; ← (1)
kernel<<<NBLOCKS,NTHREADS>>>();
:

```

図2-5-6(1)

```
#define NX (1000) ← 処理するx方向の要素数
#define NY (2000) ← 処理するy方向の要素数
__device__ float dA[NX][NY];
int main(void){
dim3 NBLOCKS,NTHREADS;
:
NTHREADS.x = 16; ← ブロックあたりのx方向のスレッド数
NTHREADS.y = 16; ← ブロックあたりのy方向のスレッド数
NBLOCKS.x = (NX+NTHREADS.x-1)/NTHREADS.x; ← (1)
NBLOCKS.y = (NY+NTHREADS.y-1)/NTHREADS.y; ← (1)
kernel<<<NBLOCKS,NTHREADS>>>();
:

```

図2-5-6(2)

■ 処理する要素数が少ない場合/(非常に)多い場合

前述のように、ブロック数は30個以上、ブロック内のスレッド数は32の倍数(上限は512個)が推奨されます。処理する要素数が30×32個より少ない場合、例えば480個(=15×32)の場合、以下の(1)のようにブロック数を少なくする方法、(2)のようにスレッド数を少なくする方法、(3)のようにその中間の方法が考えられます。この場合、速度はカーネル関数の処理内容によって変わりますので、試行錯誤で試して下さい。

逆に、処理する要素数(正確には全スレッド数)が30×32個より(非常に)多い場合、例えば61440個(=120×512)の場合、以下の(4)のようにブロック数を少なくする方法、(5)のようにスレッド数を少なくする方法、(6)のようにその中間の方法が考えられます。これについては6-1節で検討します。

ブロック数	ブロック内のスレッド数
(1)	15
(2)	30
(3)	20

ブロック数	ブロック内のスレッド数
(4)	120
(5)	1920
(6)	480

■ 全ケースを実測する方法

簡単なプログラムであれば、ブロック数/スレッド数をいろいろ変えて実際に測定し、最も速くなるブロック数/スレッド数を試行錯誤で決定する方法もあります。

配列が1次元の場合の例を図2-5-7(1)に示します。

- ④の実行構成で指定する、ブロック数、ブロック内のスレッド数を設定する変数を、①で宣言します。
- ②で、ブロック内のスレッド数を32ずつ(32の倍数が推奨なので)、最大値の512まで変化させます。
- ③で、処理する要素数Nとスレッド数から、ブロック数を決定します。
- ④の前後にタイムマールーチン(4-4節参照)を挿入して測定します。

配列が2次元の場合の例を図2-5-7(2)に示します。

- ⑤で、ブロック内のx方向のスレッド数を、16ずつ(2次元の場合、前述のようにx方向は16の倍数が推奨なので)、最大値の512まで変化させます。⑥で、ブロック内のy方向のスレッド数を、1ずつ、最大値の512まで変化させます。
- ⑦で、x方向とy方向のスレッド数を掛けて、ブロック内の全スレッド数を求めます。
- ⑧で、ブロック内の全スレッド数が最大値の512より大きいか、32の倍数でない場合は測定を行いません。
- ⑨で、処理するx,y方向の要素数NXとNY、およびx,y方向のスレッド数から、x,y方向のブロック数を決定します。
- ⑩の前後にタイムマールーチン(4-4節参照)を挿入して測定します。

<pre>#define N (10000) int main(void){ double elp1,elp2; dim3 NBLOCKS,NTHREADS; : for(NTHREADS.x=32;NTHREADS.x<=512; NTHREADS.x+=32){ NBLOCKS.x = (N+NTHREADS.x-1)/NTHREADS.x;③ cudaThreadSynchronize(); elp1 = gettimeofday_sec(); kernel<<<NBLOCKS,NTHREADS>>>(dA);④ cudaThreadSynchronize(); elp2 = gettimeofday_sec(); printf("NTHREADS.x = %d ELAPSE = %.6f\n", NTHREADS.x,elp2-elp1); } }</pre>	<pre>#define NX (1000) #define NY (1000) int main(void){ double elp1,elp2; dim3 NBLOCKS,NTHREADS; : for(NTHREADS.x=16;NTHREADS.x<=512; NTHREADS.x+=16){ for(NTHREADS.y= 1;NTHREADS.y<=512; NTHREADS.y++){ int itemp = NTHREADS.x*NTHREADS.y; if ((itemp>512) ((itemp%32)!=0)) continue;⑧ NBLOCKS.x = (NX+NTHREADS.x-1)/NTHREADS.x;⑨ NBLOCKS.y = (NY+NTHREADS.y-1)/NTHREADS.y;⑨ cudaThreadSynchronize(); elp1 = gettimeofday_sec(); kernel<<<NBLOCKS,NTHREADS>>>();⑩ cudaThreadSynchronize(); elp2 = gettimeofday_sec(); printf("NTHREADS.x = %d NTHREADS.y = %d ELAPSE = %.6f\n",NTHREADS.x, NTHREADS.y,elp2-elp1); } } }</pre>
<p>図2-5-7(1)</p>	<p>図2-5-7(2)</p>

2-6 ブロック数×スレッド数より要素数の方が多い場合

2-4節で説明したように、x方向の最大ブロック数は65535、x方向の最大スレッド数は512です。従って図2-6-1に示すように、スレッドを、要素数が65535×512より大きな配列dAの✕の要素に対応させることができます。同様に、z方向の最大ブロック数は1、z方向の最大スレッド数は64なので、スレッドを、3次元配列dA[100][100][100]の1次元目(左の下線部)に対応させることができます。

この場合の対処方法を説明します。説明を簡単にするために、図2-6-1の代わりに、図2-6-2に示すように、x方向の最大ブロック数を3、x方向の最大スレッド数を4とし、スレッドを、要素数が3×4=12より大きな配列dA[14]に対応させるとします。✕に示すdA[12]とdA[13]がスレッドの範囲を越えた要素です。




図2-6-1




図2-6-2

【方法1】図2-6-3(2)の①で、通常の方法で配列の要素番号ista(0~11)を求めます。②でループを反復させることによって、dAの要素①を処理したスレッドは要素⑫も処理し、要素①を処理したスレッドは要素⑬も処理します。配列dAの範囲を越えることはないので、後述する方法2と3で使用するif文は不要です。




図2-6-3(1)

```
#define N (14)
__global__ void kernel(float *dA){
    int ista = blockDim.x*blockDim.x + threadIdx.x;
    for(int i=ista;i<N;i+=gridDim.x*blockDim.x){
        dA[i] = dA[i] + 1.0f;
    }
}
int main(void){
    kernel<<<3,4>>>(dA);
    ;
}
```

図2-6-3(2)

【方法2】図2-6-4(1)に示すように、x方向のブロックID(0,1)の他に、y方向のブロックID(0,1)を加え(図2-6-4(2)の③参照)、使用できるブロック数を増やします。図2-6-4(2)の①で、下線に示す3つのIDを使用して要素番号を計算します。①で配列dAの範囲を越える場合があるので、②のif文を指定します。




図2-6-4(1)

```
#define N (14)
__global__ void kernel(float *dA){
    int i = blockDim.y*(gridDim.x*blockDim.x) + blockDim.x*threadIdx.x; ①
    if(i<N) dA[i] = dA[i] + 1.0f; ②   ← 4
}
int main(void){
    kernel<<<dim3(2,2),4>>(dA); ③
    :
}
```

図2-6-4(2)

【方法3】各スレッドは、配列dAの複数要素を担当します。図2-6-5(2)の①で、全要素数Nを全スレッド数で割り、各スレッドが担当する要素数iworkを求めます(iworkをホスト側で計算して引数で渡す方法もあります)。②で、各スレッドが担当する最初の要素番号ista(図2-6-5(1)の○の要素)を計算し、③で複数要素分だけ反復します。③で配列dAの範囲を越える場合があるので、④のif文を指定します。各スレッドが同時に処理する要素がメモリ上だとびとびなので、コアレスアクセス(3-2節参照)の効率が悪くなります。




図2-6-5(1)

```
#define N (14)
__global__ void kernel(float *dA){
    int iwork = (N-1)/(gridDim.x*blockDim.x) + 1; ①
    ← 2   ← 8
    int ista = (blockIdx.x*blockDim.x + threadIdx.x)*iwork; ②
    for(int i=ista; i<ista+iwork; i++){ ← 0,1,...,7   ← 2   ← 4
        if(i<N) dA[i] = dA[i] + 1.0f;
    }
}
int main(void){
    kernel<<<2,4>>(dA);
    :
}
```

図2-6-5(2)


2-7 コンパイルオプション

本節では、コンパイルオプションについて説明します。

■ コンパイル方法

CUDAでのコンパイルの例を図2-7-1(1)に示します。

- ソースプログラムのファイル名は「～.cu」とします(以下の例では test.cu だとします)。
- `nvcc`コマンドでコンパイルを行います。図2-7-1(2)に示すように、ホスト側プログラムは内部的に`gcc`コマンドでコンパイルが行なわれ、デバイス側プログラム(カーネル関数)は内部的に`nvopenccl`コマンドでコンパイルが行なわれます。



■ コンパイラのバージョン情報の表示

- ①で`nvcc`のバージョン情報が、②で`gcc`のバージョン情報が表示されます。

```
$ nvcc -V(大文字) ①
nvcc: NVIDIA (R) Cuda compiler driver
Copyright (c) 2005-2010 NVIDIA Corporation
Built on Wed Nov 3 16:16:57 PDT 2010
Cuda compilation tools, release 3.2, V0.2.1221

$ gcc -v(小文字) ②
Using built-in specs.
Target: x86_64-redhat-linux
:
gcc version 4.1.2 20080704 (Red Hat 4.1.2-44)
```

■ ヘルプコマンド/マニュアル/書籍

- `nvcc`コマンド

`nvcc`コマンドで指定可能な各オプションの説明は、以下のコマンドを実行すると表示されます。マニュアルは、「The CUDA Compiler Driver NVCC」(付録参照)です。

```
$ man nvcc ① $ nvcc -h ②
```

- `gcc`コマンド

`gcc`コマンドで指定可能な各オプションの説明は、以下のコマンドを実行すると表示されます。

```
$ man gcc ① $ gcc --help ②
```

`gcc`コマンドに関して、下記の書籍が出版されています(他にもあるかもしれません)。またWeb上で、`gcc`コマンドを紹介しているサイトもあります。

- 「実例で学ぶGCCの本格的活用法」(CQ出版社)
- 「GCC Manual & Reference 増補改訂版」(秀和システム)

- `nvopenccl`コマンド

`nvopenccl`コマンドで指定可能なオプションを説明した、ヘルプコマンドやマニュアルは見つかりませんでした。最適化オプションについては後述します。

■ 指定が望ましい最適化オプション

● gccコマンドの最適化オプション

下記の下線部で、gccコマンドの最適化オプションを指定します。このオプションはホスト側プログラムに対して適用されます。

```
$ nvcc -01(または-02) test.cu
```

最適化オプションには下記の4つがあり、(1)は全く最適化が行なわれず、下に行くほど高度な最適化が行なわれます。各オプションの詳細は、前述のヘルプコマンドや参考文献を参照して下さい。

下記に示すように、無指定だとホスト側プログラムの最適化を全く行かないので、最低(1)以上を指定して下さい。一方あまり高度な最適化を指定すると、副作用(元のプログラムと動作が変わる可能性のある最適化を行なう)が発生したり、コンパイラ自体のバグが現れる確率が高くなるので、避けた方が無難です。従って、以下の(1)(または(2))を指定し、速度がさほど変わらない場合は(1)を指定するのがよいでしょう。

また、以下の(1)~(3)を指定して、ホスト側プログラムで、コンパイラのバグが疑われる現象が発生したときは、(0)を指定し、同じ問題が発生するかどうかを確認して下さい。

```
最適化を行なわない (0) -00(大文字のOと0) または 無指定
(1) -01 または -0
(2) -02
最も高度な最適化を行なう (3) -03
```

● nvopenccコマンドの最適化オプション

図2-7-2の①の「-Xopencc」は、前述のnvopenccコマンドに対するオプションを指定する場合に使用し、デバイス側プログラム(カーネル関数)に対して適用されます。ところが前述のように、nvopenccに関する説明コマンドやマニュアルが見つからなかったので、オプションの詳細は不明です。

一方、②のオプション(詳細は後述します)を指定すると、test.ptxというファイルにカーネル関数のアセンブリリストが作成され、その中に図2-7-3(1)が表示されます。①で例えば「-00(大文字のOと0)」を指定した場合、③でも「-00」が表示されました。他の最適化オプションについてもテストしたところ、①の指定と③の表示の対応は図2-7-3(2)のようになっていました。

nvopenccコマンドの最適化オプションは、通常は①の全体を無指定(自動的に-03が指定されます)でよいと思われます。もしデバイス側プログラム(カーネル関数)で、コンパイラのバグが疑われる現象が発生したときは、まず①で-00(大文字のOと0)を指定し、同じ問題が発生するかどうかを確認して下さい。

```
nvcc -Xopencc -00(大文字のOと0) -ptx test.cu
```

図2-7-2

```
:
//-----
// Options:
//-----
// Target:ptx, ISA:sm_10, Endian:little, Pointer Size:64
// -00 (Optimization Level) ③
// -g0 (Debug level)
// -m2 (Report advisories)
//-----
:
```

図2-7-3(1)

①の指定	③の表示
無指定	-03
-0	-02
-00	-00
-01	-01
-02	-02
-03	-03

図2-7-3(2)

● arch オプション

図2-7-4の下線部で、Compute Capabilityを指定します。

- ①のように何も指定しない場合のデフォルトは②になります。
- アトミック関数(4-1節参照)を使用する場合は、③~⑤のいずれかを指定しないとコンパイルエラーになります。
- カーネル関数で倍精度実数を使用する場合は、⑤を指定しないと誤動作します(4-2節参照)。

アトミック関数や倍精度実数を使用しない場合、⑤以外でも動きますが、理研RICCの環境の Compute Capability 1.3 に合わせ、常に⑤の「arch=sm_13」を指定することをお勧めします。

```
nvcc test.cu ①
nvcc -arch=sm_10 test.cu ②
nvcc -arch=sm_11 test.cu ③
nvcc -arch=sm_12 test.cu ④
nvcc -arch=sm_13 test.cu ⑤
```

図2-7-4

● 指定が望ましい最適化オプション(まとめ)

以上より、理研RICCの環境では、下記の2つのオプションの指定が望ましいと思われます。なお、本書では、紙面の関係で、下記のオプションの指定は省略します。

```
$ nvcc -O1(または-O2) -arch=sm_13 test.cu
```

■ コンパイルの各ステップの状況

nvccコマンドでのコンパイルは、10以上のステップに分かれています。図2-7-5(1)の④の「-v」オプションを指定すると、各ステップのコンパイルコマンド、指定されたオプション、使用する作業ファイル(下線部)などが表示されます。コンパイルが終了すると、作業ファイルは削除されます。作業ファイルのの中身を確認するために保管したい場合は、図2-7-5(2)の②を指定して下さい。

```
$ nvcc (-c) -v test.cu ①
:
#$ gcc -D__CUDA_ARCH__=100 -E -x c++ -DCUDA_NO_SM_12_ATOMIC_INTRINSICS
-DCUDA_NO_SM_13_DOUBLE_INTRINSICS -DCUDA_FLOAT_MATH_FUNCTIONS
-DCUDA_NO_SM_11_ATOMIC_INTRINSICS "-I/usr/local/cuda/bin/./include"
"-I/usr/local/cuda/bin/./include/cudart" -I. -D_CUDACC__ -C -include "cuda_runtime.h"
-m64 -o "/tmp/tmpxft_0000672d_00000000-4_test.cpp1.ii" "test.cu"
:
#$ nvopencec -TARG:compute_10 -m64 -Cg:ftz=1 -Cg:prec_div=0 -Cg:prec_sqrt=0
"/tmp/tmpxft_0000672d_00000000-7_test.cpp3.i" -o "/tmp/tmpxft_0000672d_00000000-2_test.ptx"
```

図2-7-5(1)

```
$ nvcc (-c) -keep test.cu ②
$ ls
a.out test.cpp4.ii test.cudafe1.cpp test.cudafe2.gpu test.o
test.cpp1.ii test.cu test.cudafe1.gpu test.cudafe2.stub.c test.ptx
test.cpp2.i test.cu.cpp test.cudafe1.stub.c test.fatbin.c test.sm_10.cubin
test.cpp3.i test.cudafe1.c test.cudafe2.c test.hash
```

図2-7-5(2)

■ カーネル関数で使用する資源

図2-7-6(1)の①の「-Xptxas -v」オプションを指定して、図2-7-6(2)のtest.cuをコンパイルすると、カーネル関数(本例では関数kernel)が使用するメモリ資源の情報が表示されます。

②の表示は、1スレッドあたり2つのレジスタターを使用し、1ブロックあたり8+16バイトのシェアードメモリを使用することを示します(詳細は3-5節~3-8節参照)。

③のように、test.cuの全体でなく、カーネル関数kernel.cuのみを指定することも可能です。この場合はリンクを行わないようにするため、「-c」オプションを同時に指定して下さい。

```
$ nvcc -Xptxas -v -arch=sm_13 -c test.cu ①
ptxas info : Compiling entry function '_Z6kernelPf' for 'sm_13'
ptxas info : Used 2 registers, 8+16 bytes smem ②
$ nvcc -Xptxas -v -arch=sm_13 -c kernel.cu ③
```

図2-7-6(1)

```
int main(void){
:
:
}
↑test.cu↑ kernel.cu
```

図2-7-6(2)

■ レジスタ数の制限

あるプログラムのカーネル関数が、図2-7-7の①、②に示すように、スレッドあたりレジスタターを14個使用しているとし、何らかの理由で(後述)使用するレジスタター数を減らしたい場合、スレッドあたり使用するレジスタター数の上限を設定することができます。

③の二重線に示すように、スレッドあたりのレジスタター数の上限を8個に指定すると、④の二重線に示すように使用するレジスタター数は8個となり、残りは波線に示すように低速なローカルメモリ(lmem)(3-8節参照)上に確保されます。

③の二重線で指定できるスレッドあたりのレジスタター数の上限値は、124個以下の値です。ただし、指定した値によってはコンパイルが終了しないこともあるようなので、その場合は「CntL」と「C」を同時に押してコンパイルをキャンセルして下さい。

この方法は、使用するレジスタターの数を減らすことによって、1つのストリーミング・マルチプロセッサ上に同時に存在できるワーブの数を増やして高速化する場合などに使用しますが(詳細は6-1節参照)、高速なレジスタターの代わりに低速なローカルメモリが使用されるため、却って遅くなる可能性もあります。

```
$ nvcc -Xptxas -v -arch=sm_13 -c test.cu ①
ptxas info : Compiling entry function '_Z6kernelv' for 'sm_13'
ptxas info : Used 14 registers, 4 bytes cmem[14] ②
$ nvcc -maxregcount 8 -Xptxas -v -arch=sm_13 -c test.cu ③
ptxas info : Compiling entry function '_Z6kernelv' for 'sm_13'
ptxas info : Used 8 registers, 64+0 bytes lmem, 4 bytes cmem[14] ④
```

図2-7-7

■ 組込関数の高速版の使用

プログラム内で使用している組込関数(例えばsin(x))を、高速版の組込関数(例えば__sinf(x))に自動的に置き換える場合に指定します(詳細は6-6節参照)。ただし、元の組込関数と計算結果が若干変わる可能性がありますがあるので注意して下さい。

```
nvcc -use_fast_math test.cu ①
```

■ アセンブラリスト

デバイス側のプログラム(カーネル関数)を、コンパイラがどのように最適化しているかを調べるときに、アセンブラリストが参考になります。以下で、アセンブラリストの見方の概要を説明します。詳細は、「PTX: Parallel Thread Execution ISA Version 2.1」(付録参照)を参照して下さい。

【例1】基本的な加算

図2-7-8の(1)または(2)の下線部を付けて、図2-7-9(1)のカーネル関数kernel.cuをコンパイルすると、図2-7-9(3)に示すアセンブラリスト(ファイル名はkernel.ptx)が作成されます。(1)を指定した場合、実線の行と二重線の行が両方表示され、(2)を指定した場合は実線の行は表示されません。

実線の行は、図2-7-9(1)の各ステートメントを示し、例えば図2-7-9(3)の(3)のステートメントに対応するアセンブラ命令が、後続する①～⑬に表示されます。また二重線の例えば(4)は、(5)に示す27番ファイル(図2-7-9(1)のkernel.cu)内の3行目に対応するアセンブラ命令が、後続する①～⑬に表示されることを示します。

```
nvcc -ptx -Xopenccl -LIST:source=on kernel.cu          (1)
nvcc -ptx kernel.cu          (2)
```

図2-7-8


図2-7-9(3)の(6)は、アセンブラコード内で使用するレジスタを示します。u(u16など)は符号なし整数、fは実数、s(本例では未使用)は符号付き整数です。また16,32,64はビット数です。例えば(7)は、32ビット(4バイト)の実数(つまり単精度実数)のレジスタr1～r5を示します(ただし、アセンブラ命令内で全部使用されるとは限りません)。

①～⑬の下線部は、アセンブラ命令の動作を表します。ldはメモリからレジスタへのロード、stはレジスタからメモリへのストア、movは代入、addは加算、mulは乗算、cvtは型変換を示します。

以下で①～⑬の動作概要を説明します。図2-7-9(3)の右側に、各アセンブラ命令の意味をC言語風に示します。またデータ動きを図2-7-9(2)に示します。

図2-7-9(1)で、 に示す値が設定されているとします。従って、図2-7-9(1)の①は i=10 となり、②は $dA[11] = dA[2] + 3.4$ ($= 1.0 + 3.4 = 4.4$) となります。まとめると、図2-7-9(1)のプログラムでは、図2-7-9(2)の、dA[2]に入っている 1.0 に 3.4 を加算し、その結果の 4.4 をdA[11]に代入します。

- ①で、配列dAの先頭アドレス(本例では図2-7-9(2)の①に示すように例えば128バイト)を、レジスタr1にロード(ld)します(図2-7-9(2)の①参照、以下同様)。
- ②で、rd1内の値に8バイト(単精度実数2要素分)を加えたアドレス(136バイト)から開始する要素(つまりdA[2])のデータを、レジスタr1にロード(ld)します。
- ③で、定数3.4fをレジスタr2に代入(mov)します。③の右側に定数の値(3.4)が表示されます。
- ④で、レジスタr1とr2を加算(add)し、結果をレジスタr3に代入します。
- ⑤のtid.xには、threadIdx.xが入っています。これをレジスタr1に代入します。tid.xは16ビット、r1は32ビットなので、代入時に型変換(cvt)を行いません。
- ⑥のctaid.xには、blockIdx.xが入っています。これをレジスタr1に代入(mov)します。
- ⑦のntid.xには、blockDim.xが入っています。これをレジスタr2に代入(mov)します。
- ⑧で、レジスタr1とr2を掛けて(mul)、結果をレジスタr2に代入します(つまり $r2 = blockDim.x * blockIdx.x$ となります)。
- ⑨で、レジスタr1とr2を加算(add)し、結果をレジスタr3に代入します(つまり $r3 = blockDim.x + blockIdx.x * blockDim.x$ となります)。
- ⑩で、レジスタr3をレジスタr2に型変換(cvt)しています。ただし、r2をその後使用していません。⑩の命令は不要だと思われれます。
- ⑪で、レジスタr3に4を掛けて(mul)、単位をバイトに変換し、レジスタr3に代入します。rd3(40バイト)は、配列dAの先頭アドレスから、要素dA[10]の先頭アドレスまでの変位(バイト)を表します。
- ⑫で、レジスタr1とr3を加算(add)し、結果をレジスタr4に代入します。rd4は、dA[10]の先頭アドレスを示します。
- ⑬で、レジスタr3の値を、rd4内の値に4バイト(単精度実数1要素分)を加えたアドレスから開始する要素(つまりdA[11])にストア(st)します。



```

1 __global__ void kernel(float *dA){
2   int i = blockIdx.x*blockDim.x + threadIdx.x; ①
3   dA[i+1] = dA[2] + 3.4f;
4 } ④
    
```

図2-7-9(1) kernel.cu




図2-7-9(2)

```

:
.file ②⑦ "kernel.cu"
.entry _Z6kernelPf (
    .param .u64 __cudaparm__Z6kernelPf_dA)
{
    .reg .u16 %rh<4>;
    .reg .u32 %r<5>;
    .reg .u64 %rd<6>;
    .reg .f32 %f<5>;
    .loc 27 1 0
    // 1 __global__ void kernel(float *dA){
    $LDWbegin_Z6kernelPf:
    .loc ②⑦ ③ 0
    // 2   int i = blockIdx.x*blockDim.x + threadIdx.x; ③
    // 3   dA[i+1] = dA[2] + 3.4f;
    ld.param.u64 %rd1, [__cudaparm__Z6kernelPf_dA]; ①
    ld.global.f32 %f1, [%rd1+8]; ②
    mov.f32 %f2, 0f4059999a; ③ // 3.4
    add.f32 %r1, %f1, %f2; ④
    cvt.u32.u16 %r1, %tid.x; ⑤
    mov.u16 %rh1, %ctaid.x; ⑥
    mov.u16 %rh2, %ntid.x; ⑦
    mul.wide.u16 %r2, %rh1, %rh2; ⑧
    add.u32 %r3, %r1, %r2; ⑨
    cvt.s64.s32 %rd2, %r3; ⑩
    mul.wide.s32 %rd3, %r3, 4; ⑪
    add.u64 %rd4, %rd1, %rd3; ⑫
    st.global.f32 [%rd4+4], %f3; ⑬
    .loc 27 4 0
    // 4 }
    exit;
    $LDWend_Z6kernelPf:
} // _Z6kernelPf
    
```

図2-7-9(3)

【C言語風コード】

- f1 = dA[0+2]
- f2 = 3.4f
- f3 = f1 + f2
- r1 = threadIdx.x
- rh1 = blockDim.x
- rh2 = blockDim.x
- r2 = rh1*rh2
- r3 = r1 + r2
- rd3 = r3*4
- rd4 = rd1 + rd3
- dA[10+1] = f3

【例2】各種メモリ

例2～例4でいくつか補足します。図2-7-10(1)のアセンブラリストを図2-7-10(2)に示し、右側に、各アセンブラ命令の意味をC言語風に示します。

- ①と①を比較すると分かるように、アセンブラリストでは、配列の大きさは、個数(10)でなく、バイト(40=10×4)で表示されます。
- ①, ⑨, ⑫の下線部に示すように、グローバルメモリからのロード命令と、グローバルメモリへのストア命令には、globalが付きます。
- ②, ⑦, ⑩の下線部に示すように、シェアードメモリからのロード命令と、シェアードメモリへのストア命令には、sharedが付きます。
- ③, ④の下線部に示すように、コンスタントメモリからのロード命令には、constが付きます。
- ⑤の下線部に示すように、引数(本例では変数X)からのロード命令には、paramが付きます。
- ⑥, ⑪に示すように、減算命令はsub、除算命令はdivです。
- ⑧に示すように、__syncthreads()に対応する同期命令はbar.syncです。

```

1  __device__ float dD[10]; ①
2  __shared__ float dS[20];
3  __constant__ float dC[30];
4  __global__ void kernel(float X){
5  dS[1] = dC[2] - X;
6  __syncthreads();
7  dD[3] = dD[4]/dS[5];
8  }

```

図2-7-10(1)

```

:
. global .align 4 .b8 dD[40]; ①
. shared .align 4 .b8 dS[80]; ②
. const .align 4 .b8 dC[120]; ③
:
// 5 dS[1] = dC[2] - X;
ld. const.f32 %f1, [dC+8]; ④
ld. param.f32 %f2, [__cudaparm__Z6kernel_f_X]; ⑤
sub.f32 %f3, %f1, %f2; ⑥
st. shared.f32 [dS+4], %f3; ⑦
. loc 15 6 0
// 6 __syncthreads();
bar.sync 0; ⑧
. loc 15 7 0
// 7 dD[3] = dD[4]/dS[5];
ld. global.f32 %f4, [dD+16]; ⑨
ld. shared.f32 %f5, [dS+20]; ⑩
div. full.f32 %f6, %f4, %f5; ⑪
st. global.f32 [dD+12], %f6; ⑫
:

```

【C言語風コード】

```

f1 = dC[2]
f2 = X
f3 = f1 - f2
dS[1] = f3

__syncthreads()

f4 = dD[4]
f5 = dS[5]
f6 = f4/f5
dD[3] = f6

```

図2-7-10(2)

【例3】 if文

図2-7-11(1)はif文が含まれる例です。アセンブラリストを図2-7-11(2)に示し、右側に、各アセンブラ命令の意味をC言語風に示します。

- ④でr1とr2を比較し、r1<r2(le:less than equal)ならp1を真に、それ以外ならp1を偽にします。
- ⑤でp1の値が真なら、\$Lt_0_1282に分岐(bra)します。
- ③で、\$Lt_0_1026に無条件分岐(bra.uni)します。

```

1  __device__ int dD[1];
2  __global__ void kernel(){
3      if(dD[0]>9){
4          dD[0] = 2;
5      }else{
6          dD[0] = dD[0] + 3;
7      }
8  }

```

図2-7-11(1)

```

:
ld.global.s32 %r1, [dD+0];
mov.u32 %r2, 9;
setp.le.s32 %p1, %r1, %r2;④
@%p1 bra $Lt_0_1282; ⑤
.loc 15 4 0
mov.s32 %r3, 2;
st.global.s32 [dD+0], %r3;
bra.uni $Lt_0_1026; ③
$Lt_0_1282:
.loc 15 6 0
add.s32 %r4, %r1, 3;
st.global.s32 [dD+0], %r4;
$Lt_0_1026:
.loc 15 8 0
exit;
:

```

図2-7-11(2)

【例4】 forループ

図2-7-12(1)はforループが含まれる例です。アセンブラリストを図2-7-12(2)に示し、右側に、各アセンブラ命令の意味をC言語風に示します。

- ④でr1とr3を比較し、r1とr3が等しくない(ne:not equal)ならp1を真に、それ以外ならp1を偽にします。
- ⑤でp1の値が真なら、\$Lt_0_1794に分岐(bra)します。これは、図2-7-12(1)のforループの反復に相当します。

```

1  __device__ int dD[100];
2  __global__ void kernel(){
3      for(int i=0;i<100;i++){
4          dD[i] = 2.0f;
5      }
6  }

```

図2-7-12(1)

```

:
mov.u64 %rd1, dD;
mov.s32 %r1, 0;
$Lt_0_1794:
//<loop> Loop body line 961,
nesting depth: 1, iterations: 100
.loc 15 4 0
mov.s32 %r2, 2;
st.global.s32 [%rd1+0], %r2;
add.s32 %r1, %r1, 1;
add.u64 %rd1, %rd1, 4;
mov.u32 %r3, 100;
setp.ne.s32 %p1, %r1, %r3;④
@%p1 bra $Lt_0_1794; ⑤
.loc 15 6 0
exit;
:

```

図2-7-12(2)

【C言語風コード】

```

r1 = dD[0]
r2 = 9
if(r1<=r2) p1=真 else p1=偽
if(p1==真) goto 1282
r3 = 2
dD[0] = r3
goto 1026
1282:
r4 = r1 + 3
dD[0] = r4
1026:

```

【C言語風コード】

```

(i = 0)
r1 = 0
1794:
r2 = 2
dD[i] = r2
r1 = r1 + 1
rd1 = rd1 + 4 (i = i + 1)
r3 = 100
if(r1!=r3) p1=真 else p1=偽
if(p1==真) goto 1794

```

2-8 CUDA化の手順

プログラムをCUDA化する場合、慣れないうちは、「少し修正しては、テストして結果を確認し、…」を繰り返すのが一つの方法です。これを、図2-8-1の(2)の部分をCUDA化する場合で説明します。

- まず、(2)の部分を、図2-8-2(1)の①,⑤に示すように関数にします。さらに、配列Aとは別の配列dAを関数側で使用するように、②,③,④,⑥,⑦を追加し、テストします。なお、図2-8-1の(2)のループ反復を、図2-8-2(1)では関数側の①に入れましたが、図2-8-2(2)の④,⑤のようにメインルーチンに残す方法もあります。
- 次に図2-8-3(1)の①の下線部を追加し、③~⑦を修正し、⑤に示すように1ブロック、1スレッドでテストします。この段階で、図2-8-2(1)と計算結果が異なる場合は、ホスト側とデバイス側の、組込関数(sinfなどの)精度の相違や、コンパイラの最適化の相違が考えられます。図2-8-2(2)の場合は図2-8-3(2)のように修正します。本例では省略しましたが、この段階でエラーチェックループ(4-2節参照)も付加します。
- 次に、図2-8-4(紙面右上)の[0]と、[1]の下線部を追加し、[5]に示すように(可能であれば)1ブロック複数スレッドでテストします。最後に[6]に示すように、複数ブロック、複数スレッドでテストします。

```
#define N (100)
int main(void){
    int i;
    float A[N];
    for(i=0;i<N;i++){
        A[i] = (float)i;
    }
    for(i=0;i<N;i++){
        A[i] = A[i] + sinf(float(i));
    }
}
:
```

```
__global__ void kernel(float *dA){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    if(i<N) dA[i] = dA[i] + sinf(float(i));
}
:
( kernel<<<1,128>>>(dA); )
kernel<<<4,32>>>(dA);
:
[5]
[6]
```

図2-8-4

図2-8-1

```
void kernel(float *dA){
    for(int i=0;i<N;i++){
        dA[i] = dA[i] + sinf(float(i));
    }
}
int main(void){
    (1)と同じ
    float *dA;
    size_t size = N*sizeof(float);
    dA = (float*)malloc(size);
    for(i=0;i<N;i++) dA[i] = A[i];
    kernel(dA);
    for(i=0;i<N;i++) A[i] = dA[i];
    free(dA);
}
:
```

図2-8-2(1)

```
__global__ void kernel(float *dA){
    for(int i=0;i<N;i++){
        dA[i] = dA[i] + sinf(float(i));
    }
}
int main(void){
    (1)と同じ
    float *dA;
    size_t size = N*sizeof(float);
    cudaMalloc((void*)&dA,size);
    cudaMemcpy(dA,A,size,cudaMemcpyHostToDevice);
    kernel<<<1,1>>>(dA);
    cudaMemcpy(A,dA,size,cudaMemcpyDeviceToHost);
    cudaFree(dA);
}
:
```

図2-8-3(1)

```
void kernel(float *dA,int i){
    dA[i] = dA[i] + sinf(float(i));
}
:
for(i=0;i<N;i++){
    kernel(dA,i);
}
:
[5]
```

図2-8-2(2)

```
__global__ void kernel(float *dA,int i){
    dA[i] = dA[i] + sinf(float(i));
}
:
for(i=0;i<N;i++){
    kernel<<<1,1>>>(dA,i);
}
:
[5]
```

図2-8-3(2)

GPUでは、通常の計算機よりもメモリ構成が複雑です。効率のよいCUDAプログラムを作成するためには、各メモリの特性を理解する必要があります。

3-1 メモリ構成の概要

本節では、まず、GPUのメモリ構成の概要を説明し、次節以降で個々のメモリを説明します。

図3-1-1で、左側がホスト(CPU)、右側がデバイス(GPU)です。デバイス側の下半分は、オフチップメモリ (大容量:低速)である。デバイスメモリを示し、グローバルメモリ、コンスタントメモリ、ローカルメモリ、テクスチャメモリ(本書では説明しません)から構成されています。

デバイス側の上半分は、ストリーミング・マルチプロセッサ(図では2個ですが、実際には30個)を示し、それぞれの中に、レジスタ、シエアドメモリ、コンスタントキャッシュなどのオンチップメモリ(小容量:高速)が搭載されています。なお、図の右欄に示す各メモリの容量については、「CUDA C Programming Guide」(Appendix G.)を参照して下さい。

各部の転送速度を**A**~**D**に示します。**B**の転送速度が最も遅いので、ホストとデバイス間のコピーは最小限にする必要があります。**C**のデバイスメモリの転送速度は、ホスト側メモリの**A**に比べると速いですが(ただしデバイス側はホスト側と違ってキャッシュがありません)、**D**のオンチップメモリと比べると100倍以上遅いので、**C**のロード/ストアもなるべく少なくする必要があります。

以下で、図3-1-2のプログラムを例に、各配列/変数の特性を説明します。

● 各変数/配列が作成される場所

- ③、④で指定した配列dA、⑭で指定した配列dDはグローバルメモリ上に、⑮で指定した配列dCはコンスタントメモリ上に作成されます。ただしdCは、カーネル関数から参照されると、近隣の要素とともにコンスタントキャッシュにコピーされます(詳細は後述します)。
- ⑯または⑰で指定した配列dSは、ブロックごとにシエアドメモリ上に作成されます。
- ⑰の仮引数で指定した変数dIは、ブロックごとにシエアドメモリ上に作成されます。
- ⑲で指定したカーネル関数のローカル変数dLは、スレッドごとにレジスタに作成されます。レジスターを使いきった場合は、ローカルメモリ上に作成されます。

● 各変数/配列にアクセスできるスレッドの範囲


- 図3-1-1の矢印から分かるように、デバイスメモリ上の配列dA、dD、dCは、全ブロックの全スレッドからアクセス可能です。ただしdCは参照のみで、更新はできません。
 - シエアドメモリ上の配列dSと仮引数dIは、当該ブロック内の全スレッドからのみアクセス可能です。
 - レジスタ上のローカル変数dLは、当該スレッドからのみアクセス可能です。
- 各変数/配列がメモリ上に存在する期間
- デバイスメモリ上の配列dAは、図3-1-2の④で作成され、⑮で解放されます。
 - デバイスメモリ上の配列dDとdCは、プログラムの開始から終了までの間、存在します。
 - シエアドメモリ上の配列dSと仮引数dIは、当該ブロックがストリーミングマルチプロセッサ上に存在している間、存在します。
 - レジスタ上のローカル変数dLは、当該スレッドの開始から終了までの間、存在します。

● 各変数/配列の値の設定方法

- デバイスメモリ上の配列dAは、⑥でAからdAにコピーされ、⑩でdAからAにコピーされます。
- デバイスメモリ上の配列dDは、⑦でDからdDにコピーされ、⑭でdDからDにコピーされます。
- デバイスメモリ上の配列dCは、⑧でCからdCにコピーされます。配列dCは参照のみ可能なので、dCからCへのコピーはできません。
- シエアドメモリ上の配列dSは、⑳で値を設定/参照/更新します。
- カーネル関数の仮引数dIは、⑨、⑰でIからdIに自動的にコピーされます。
- カーネル関数のローカル変数dLは、㉑で値を設定/参照/更新します。

ストリーミング・マルチプロセッサ

オンチップメモリ



D 高速:ストリーミング・マルチプロセッサあたりの100倍以上

シェアードメモリ (ストリーミングマルチプロセッサあたり16KBバイト) レジスタ (ストリーミングマルチプロセッサあたり4バイトが16K個)

コンスタントキャッシュ (参照のみ) (ストリーミングマルチプロセッサあたり8KBバイト)

ローカルメモリ (スレッドあたり16KBバイト)

グローバルメモリ (約4GBバイト)

コンスタントメモリ (参照のみ) (64KBバイト)

A 25.6GB/秒 低速

B PCI-Express 2.0 x16 8GB/秒 最も低速

C 低速:102.4GB/秒

図3-1-1

ホスト側プログラム

```
int main(void){
    float A[2],D[2],C[2];      ①
    int I;                    ②
    float *dA;                ③
    cudaMalloc((void*)&dA,~); ④
    A,D,C,Iに値を設定      ⑤
    cudaMemcpy(dA,A,~);      ⑥
    cudaMemcpyToSymbol(dD,D,~); ⑦
    cudaMemcpyToSymbol(dC,C,~); ⑧
    kernel<<<2,2>>>(dA,I);   ⑨
    cudaMemcpy(A,dA,~);      ⑩
    cudaMemcpyFromSymbol(D,dD,~); ⑪
    A,Dを参照                ⑫
    cudaFree(dA);            ⑬
}
```

グローバル領域

```
__device__ float dD[2];      ⑭
__constant__ float dC[2];   ⑮
__shared__ float dS[2];     ⑯
__global__ void kernel(float *dA,int dI){ ⑰
    __shared__ float dS[2];  ⑱
    int dL;                   ⑲
    dA,dD,dS,dLを参照/更新, dI,dCを参照 ⑳
}
```

デバイス側プログラム(カーネル関数)

図3-1-2

3-2 グローバルメモリ (cudaMallocで確保)

本節では、CUDA関数のcudaMallocを使用して、グローバルメモリ上に変数/配列を確保する方法について説明します(前節までの説明と重複している部分もあります)。
 cudaMallocで確保した変数/配列の特性を以下に示します(3-1節参照)。

- 作成される場所：デバイスメモリ内のグローバルメモリ(オフチップ:低速)上に作成されます。
- アクセスできるスレッドの範囲：全ブロックの全スレッドからアクセスすることができます。
- 存在する期間：cudaMallocで確保してから、cudaFreeで解放するまでの間、存在します。
- 容量：約4Gバイトです(ただし_device_修飾子で確保したメモリとの合計です)。

■ 指定方法

図3-2-1(2)のように、デバイス側のグローバルメモリ上に大きさ2の配列dAを確保し、ホスト側の大きさ2の配列Aとの間でコピーを行うプログラムを図3-2-1(1)に示します。

- ホスト側の配列Aを①で宣言します。図3-2-1(4)の⑨のようにmallocで確保しても構いません。
- デバイス側の配列dAを②で宣言し、③、④でグローバルメモリ上に確保します。プログラムの実行時に確保するので、コンパイル/リンク時に大きさが確定していても構いません。図3-2-1(4)の⑩のように、③を④の引数に直接指定しても構いません。
- ⑤でホスト側の配列Aからデバイス側の配列dAにコピーし、⑥でカーネル関数を実行し、⑦で配列dAから配列Aにコピーします。⑤、⑦では2つ目の引数から1つ目の引数にコピーします。
- ⑧でデバイス側の配列dAを解放します。
- 図3-2-1(4)の⑪の下線部を指定すると、図3-2-1(3)のように、デバイス側の配列dAからdB(配列の宣言は省略)にコピーします。dA, dBはともにデバイス側の配列ですが、ホスト側プログラムで⑩を実行します。
- 配列でなく、スカラー変数をデバイス上に確保してコピーする場合、図3-2-2(1)(2)のようになります。

```

__global__ void kernel(float *dA){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dA[i] = dA[i] + 1.0f;
}

int main(void){
    float A[2];
    ① 配列Aに値を設定する。
    float *dA;
    ②
    size_t size = 2*sizeof(float);
    ③
    cudaMalloc((void**)&dA, size);
    ④
    cudaMemcpy(dA, A, size, cudaMemcpyHostToDevice);
    ⑤
    kernel<<<1, 2>>>(dA);
    ⑥
    cudaMemcpy(A, dA, size, cudaMemcpyDeviceToHost);
    ⑦
    cudaFree(dA);
    ⑧
    :
}
    
```

図3-2-1(1) 配列の場合




図3-2-1(2)

```

__global__ void kernel(float *dX){
    *dX = *dX + 1.0f;
}

int main(void){
    float X;
    スカラー変数Xに値を設定する。
    float *dX;
    size_t size = sizeof(float);
    cudaMalloc((void**)&dX, size);
    cudaMemcpy(dX, &X, size, cudaMemcpyHostToDevice);
    kernel<<<1, 1>>>(dX);
    cudaMemcpy(&X, dX, size, cudaMemcpyDeviceToHost);
    cudaFree(dX);
    :
}
    
```

図3-2-2(1) スカラー変数の場合




図3-2-2(2)

```

float *A;
A = (float*)malloc(size);
    ⑨
    cudaMalloc((void**)&dA, 2*sizeof(float));
    ⑩
    cudaMemcpy(dB, dA, size, cudaMemcpyDeviceToDevice);
    ⑪
    
```

図3-2-1(4)

■ 同期関数と非同期関数

図3-2-1(1)のプログラムを実行した場合のタイムチャートを、図3-2-3(1)に示します。

- ④でCUDA関数をコールすると、ホストプログラムはCUDA関数の処理が終了するまで待機します。このような関数を本書では同期関数と呼びます(⑤,⑥も同期関数です)。図の右のタイムチャートから分かるように、ホストプログラムと同期関数は同時に実行することができます。
- ⑥でカーネル関数をコールすると、ホストプログラムはただちに(待機せずに)次の⑦の処理(がもしあれば)を実行します。このような関数を、本書では非同期関数と呼びます。カーネル関数の他に、CUDA関数にも非同期関数があります(cudaMemcpyAsyncなど:6-3節参照)。タイムチャートから分かるように、ホストプログラムと非同期関数は同時に実行することができます。
- ホストプログラムは⑧でCUDA関数をコールしますが、このとき⑥でコールされたカーネル関数がすでに稼働しています。この場合、コールされたCUDA関数は自動的に待機し、カーネル関数が実行を終了すると、CUDA関数は自動的に実行を開始します。つまり、CUDA関数とカーネル関数は、(原則的に)一時点でどちらか1つのみが、コールされた順番に実行されます(詳細は6-3節参照)。
- 図3-2-3(2)の⑨で、ホストプログラムは非同期関数(本例ではカーネル関数)をコールし、次に⑦と⑨の処理を実行します。何らかの理由で、⑥の処理が完了してから⑨の処理を開始したい場合、⑧で同期を取るためのCUDA関数cudaThreadSynchronize()を実行します。するとホストプログラムは⑧で待機し、⑧より前にコールされた全てのCUDA関数とカーネル関数(本例では⑥)が終了したら、⑨の実行を開始します。これによって、⑨の実行時点で⑥が完了していることが保証されます。
- 図3-2-4(1)(2)では、タイムステップループが反復するごとに、カーネル関数をコールしています。カーネル関数は非同期関数なので、本例ではカーネル関数が一気に100回コールされます(関数自体は1つずつ処理されます)。テストしたところ、図3-2-4(1)でも正常に動作するようですが、安全のため、図3-2-5(1)のように下線部で同期を取る関数を指定し、図3-2-5(2)のように処理した方が無難かもしれません。




図3-2-3(1)




図3-2-3(2)

```

:
:
for (itime=0;itime<100;itime++){
    kernel<<<~>>>(dA);
}
:

```

図3-2-4(1)




図3-2-4(2)

```

:
:
for (itime=0;itime<100;itime++){
    kernel<<<~>>>(dA);
    cudaThreadSynchronize();
}
:

```

図3-2-5(1)




図3-2-5(2)

■ グローバルメモリとトランザクション




図3-2-6(1)の下段にグローバルメモリを示します。図の1マスは4バイト(単精度実数だと1要素分)です。グローバルメモリの先頭(0バイト目)からの変位が、32バイト(8要素)の倍数(0バイト, 32バイト, 64バイト, ...)になっている「↓」の位置を、32バイト境界と呼びます。同様に、「↑」は64バイト境界、「⇓」は128バイト境界になります。

GPUでは、グローバルメモリとレジスタの間のロード/ストアは、4バイト(単精度の場合1要素)ずつ行うのではなく、図3-2-6(2)に示すように、32バイト(単精度の場合8要素)、64バイト(単精度の場合16要素)、128バイト(単精度の場合32要素)のいずれかの単位で行われます(どの単位で行われるかは後述します)。これらの単位を、本書ではトランザクション(元の英語はmemory transaction)と呼びます。

トランザクションは、開始する位置が決まっており、図3-2-6(1)(2)に示すように、32バイトトランザクションは32バイト境界から開始します。同様に64, 128バイトトランザクションは64, 128バイト境界から開始します。

「CUDA C Programming Guide」(付録参照)の5.3.2.1.1節によると、「実行時API(cudaMallocなどのCUDA関数のこと)を使用して確保した変数(スカラ変数と配列を意味する)は、グローバルメモリ上の少なくとも256バイト境界から開始する。」と記載されています。従って、例えば図3-2-7の②, ③で確保した単精度の配列dA[10]とdB[10]は、図3-2-6(3)に示すように(少なくとも)256バイト境界から開始します。

図3-2-7の④で、ブロック数1、ブロック内のスレッド数1でカーネル関数を実行し、①で、例えば要素dA[3](図3-2-6(3)の「3」の部分)をレジスタにロード、加算し、結果をdA[3]にストアします。この場合、上記で説明したように、dA[3]だけをロード/ストアするのではなく、図3-2-6(3)に示すように、dA[3]を含む32バイトトランザクションをロード/ストアします。



```

_global__ void kernel(float *dA){
    dA[3] = dA[3] + 1.0f; ①
}
図3-2-7

int main(void){
    float *dA,*dB;
    cudaMalloc((void**)&dA, 10*sizeof(float)); ②
    cudaMalloc((void**)&dB, 10*sizeof(float)); ③
    :
    kernel<<<1,1>>>(dA); ④
    :
}

```


■ コアレスアクセス

図3-2-8は1つのブロックを示します。2-4節で説明したように、ブロック内の連続した32スレッドをワープと呼び、計算はワープ単位に行われます。ワープ内の前半(①の部分)と後半(②の部分)の16スレッドをそれぞれハーフワープと呼びます。以下で説明するように、グローバルメモリからのロード/ストアはハーフワープ単位で行われます。




図3-2-9(1)のプログラムでは、②で配列da[20]を確保します。前述のように、配列daは256バイト境界から開始します。③でブロック数1、ブロック内のスレッド数16でカーネル関数を実行し、①で16個のスレッドが、配列daの自分が担当する要素をロード(またはストア)します。16個のスレッドが、自分の担当する要素を、図3-2-6(3)に示すように32バイトのトランザクションでロードしたとすると、図3-2-9(2)に示すように、32バイトのトランザクションを16回ロードする必要があります。これでは効率が悪いので、実際には以下のようにロードが行われます。

前述のように、グローバルメモリ上の変数/配列のロード/ストアは、ハーフワープ単位で行われます。図3-2-9(1)では、③で指定した16スレッドがハーフワープになります。ハーフワープ内の全スレッドがロードする図3-2-9(2)の要素を全て合体すると、図3-2-9(3)のようになります。これはちょうど図3-2-6(2)の64バイトトランザクションになるので、ハーフワープ内の16スレッドは、単精度の場合64バイトトランザクションを1回だけロードします(倍精度の場合は128バイトトランザクションを1回だけロードします)。


このように、ハーフワープに含まれる全スレッドがロード/ストアする各要素を合体してロード/ストアすることを、コアレスアクセス、あるいはコアレッシングと言います。コアレス(coalesce)とは、「合体する」という意味です。

後述するように、プログラムによって、コアレスアクセスが効率よく行われない、またはコアレスアクセスにならない場合があります。トランザクションをロード/ストアする回数が最も少なく、トランザクションの大きさが最も小さい場合に、コアレスアクセスが最も効率よく行われます(5-5節参照)。

```

_global__ void kernel(float *da){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    da[i] = da[i] + 1.0f; ①
}
int main(void){
    float *da;
    cudaMalloc((void**)&da,20*sizeof(float)); ②
    :
    kernel<<<1,16>>(da);
    :
    } ③

```



■ プロファイラー

グローバルメモリのロード/ストアで、32,64,128バイトのうち、どのトランザクションが使用されたかを、プロファイラーを使用して知ることができます。詳細は4-5節を参照して下さい。

■ コアレスアクセスの注意点(1) ストライト

ハーフワープ内の隣り合う2つのスレッドが担当する要素間の距離(要素数)をストライトと呼ぶことにします。図3-2-10の①,②の変数strideでストライトを設定します。stride=1の場合、図3-2-11の(1)に示すように、ハーフワープの各スレッドは、64バイトトランザクション1回でロード/ストアを行います。単精度の場合、64バイトトランザクション1回でのロード/ストアが、ロード/ストアの回数が最も少なく、トランザクションの大きさが最も小さいので、コアレスアクセスが最も効率よく行われた状態です。



stride=2,3,4,16,32の場合、前述のプロファイラーを使用して調べたところ、ロード/ストアのトランザクションは、図3-2-11の(2)~(6)のようになりました。図から分かるように、ストライトが長くなると、トランザクションの量や回数が多くなり、コアレスアクセスの効率が悪くなります(⑥)は全くコアレスアクセスされていません)。可能であれば、なるべくストライトが短くなるようにして下さい。

```


__global__ void kernel(float *dA){
    int i = blockIdx.x*blockDim.x + threadIdx.x; ①
    int stride = 1;                               ②
    dA[i*stride] = dA[i*stride] + 1.0f;
}
    
```

図3-2-10


(1) stride=1の場合：64バイトトランザクション1回 ○




(2) stride=2の場合：128バイトトランザクション1回 ✕




(3) stride=3の場合：128バイトトランザクション1回+64バイトトランザクション1回 ✕



(4) stride=4の場合：128バイトトランザクション2回 ✕



(5) stride=16の場合：128バイトトランザクション8回 ✕



(6) stride=32の場合：32バイトトランザクション16回 ✕




図3-2-11

■ コアレスアクセスの注意点(2) 最初のスレッドが処理する要素の位置

図3-2-12の①,②でstart=0の場合、図3-2-13(1)に示すように、64バイトトランザクション1回でロード/ストアが行われるので、前ページで説明したように、コアレスアクセスが最も効率よく行われた状態です。start=1,8,16,24の場合、図3-2-13の(2)~(5)に示すように、最初のスレッドが処理する要素の位置が、配列dAの先頭である256バイト境界から、startで指定した要素分、右にずれます。このうち(4)(64バイト境界から開始)は(1)と同じなので最も効率がよいですが、(2)と(3)は(1)よりトランザクションの量が多くなり、(5)は(1)よりトランザクションのロード/ストアの回数が多くなり、コアレスアクセスの効率が悪くなります。

以上より、可能であれば、(1)または(4)のように、最初のスレッドが処理する要素の位置が、配列が単精度の場合少なくとも64バイト境界に、配列が倍精度の場合少なくとも128バイト境界になるようにして下さい。



```

__global__ void kernel(float *dA){
    int start = 0;
    int i = blockIdx.x*blockDim.x + threadIdx.x + start ;
    dA[i] = dA[i] + 1.0f;
}
    
```


①
②

図3-2-12


(1) start=0の場合：64バイトトランザクション1回 ○




(2) start=1の場合：128バイトトランザクション1回 ✕



(3) start=8の場合：128バイトトランザクション1回 ✕



(4) start=16の場合：64バイトトランザクション1回 ○



(5) start=24の場合：32バイトトランザクション2回 ✕




図3-2-13

■ コアレスアクセスの注意点(3) 構造体とコアレスアクセス

構造体を使用しない場合と使用した場合の、コアレスアクセスとコピーの効率を比較します。

● コアレスアクセスの効率：図3-2-14(1)では、③で大きさ16の配列A, B, dA, dBを指定し、⑥で1ブロック、16スレッドでカーネル関数を実行します。この場合、図3-2-15(1)に示すように、①で、配列dAを64バイトトランザクション1回(最も効率のよいコアレスアクセス)でロード/ストアします。②についても同様です。一方図3-2-14(2)では、⑦で構造体(KOUZOU)を定義し、⑧、⑨では、⑩で構造体(KOUZOU)として宣言した配列dABのメンバーa, bを使用して計算を行います。この場合、図3-2-15(2)に示すように、③のロード/ストアは128バイトトランザクション1回で行い、そのうち「a」の部分のみを計算に使用し、「b」の部分は使用しません。④はデータ量が①の2倍なので、コアレスアクセスの効率が悪くなります。⑤についても同様です。従って、一般に構造体を使用すると、ロード/ストアのデータ量が増えて効率が悪くなります。なお、後述するベクトル型を使用すると、改善できる場合があります。

● コピーの効率：ホスト側からデバイス側へのコピーの効率を比較します。どちらもコピーするデータ量は同じ(本例では計128バイト)ですが、図3-2-14(1)では④、⑤の2回でコピーを行い、図3-2-14(2)では⑩の1回でコピーを行います。従って構造体を使用した図3-2-14(2)の方が、コピー回数が少ないのでコピーの速度は速くなります(5-5節参照)。なお、構造体を使用しない図3-2-14(1)で、④と⑤のコピーを1回でまとめて行い、コピー回数を減らす方法もあります(6-2節参照)。

```

__global__ void kernel(float *dA, float *dB){
int i = blockIdx.x*blockDim.x + threadIdx.x; ①
dA[i] = dA[i] + 1.0f; ②
dB[i] = dB[i] + 2.0f; ②
}

int main(void){
float A[16], B[16]; ③
float *dA , *dB; ③
:
cudaMemcpy(dA, A, 16*4, ~HostToDevice) ④
cudaMemcpy(dB, B, 16*4, ~HostToDevice) ⑤
kernel<<<1, 16>>>(dA, dB); ⑥
:
    
```

図3-2-14(1)


```

struct KOUZOU{
float a; ⑦
float b;
};

__global__ void kernel(KOUZOU *dAB){
int i = blockIdx.x*blockDim.x + threadIdx.x; ⑧
dAB[i].a = dAB[i].a + 1.0f; ⑨
dAB[i].b = dAB[i].b + 2.0f; ⑨
}

int main(void){
KOUZOU AB[16]; ⑩
KOUZOU *dAB; ⑩
:
cudaMemcpy(dAB, AB, 16*8, ~HostToDevice) ⑪
kernel<<<1, 16>>>(dAB);
:
    
```

図3-2-14(2)



■ コアレスアクセスの注意点(4) ベクトル型とコアレスアクセス

CUDAでは、図3-2-16に示すように、同じ種類の基本的なデータ型(整数や実数)を複数連結したデータ型(例えばfloatを4つ連結してfloat4)が提供されており、これをベクトル型(以下ベクトル型)と呼びます。ベクトル型は、ホスト側とデバイス側のどちらのプログラムでも使用することができます。

図3-2-17(1)では、①で4つの単精度実数をメンバーを持つ構造体(KOUZOU)を宣言し、②で「KOUZOU」型の変数Aを宣言しています。これと同様の指定を、ベクトル型を用いて行う方法を説明します。図3-2-16で、4つの単精度実数を連結したデータ型は「float4」です。そこで図3-2-17(2)の③に示すように、「float4」型で変数Aを宣言します。なお、図3-2-17(1)では、構造体のメンバー名を任意の名前(本例ではp, q, r, s)にすることができますが、ベクトル型の場合、図3-2-17(2)に示すように、メンバー名は決められた名前(2次元の場合x, y, 3次元の場合x, y, z, 4次元の場合x, y, z, w)になります。

ベクトル型で定義した変数に対して初期値を設定する場合、図3-2-17(3)に示すように、make_xxxx(~)という関数を使用します。xxxxの部分にベクトル型の名前を指定し、カッコ内に初期値を指定します。

● コアレスアクセスの効率：図3-2-14(2)と同様のプログラムを、ベクトル型を使って作成すると図3-2-18になります。アセンブラリスト(2-7節参照)とプロファイラー(4-5節参照)で調べた所、④、⑤では、図3-2-15(2)のようにロード/ストアを計2回行うのではなく、図3-2-19のように1回だけ行っているようです。回数が少ないので、(少なくともfloat2の場合は)構造体を用いた図3-2-15(2)より速くなるようです。

なお、図3-2-16以外の、任意のメンバーを持つ構造体の場合、__align__という修飾子を付けて構造体を定義すると速くなる可能性がありますが、説明は省略します(CUDAマニュアル5.3.2.1.1節参照)。

● コピーの効率：⑦で行うコピーのデータ量と回数は、図3-2-14(2)の⑩と同じなので、速度も同じです。

1次元	2次元	3次元	4次元	1次元	2次元	3次元	4次元
char1	char2	char3	char4	uchar1	uchar2	uchar3	uchar4
short1	short2	short3	short4	ushort1	ushort2	ushort3	ushort4
int1	int2	int3	int4	uint1	uint2	uint3	uint4
long1	long2	long3	long4	ulong1	ulong2	ulong3	ulong4
longlong1	longlong2			ulonglong1	ulonglong2		
float1	float2	float3	float4				
double1	double2						

図3-2-16

```

struct KOUZOU{
    float p;
    float q;
    float r;
    float s;
};
    
```

①

```

KOUZOU A;
A.p = 1.0f;
A.q = 2.0f;
A.r = 3.0f;
A.s = 4.0f;
    
```

②

```

float4 A;
A.x = 1.0f;
A.y = 2.0f;
A.z = 3.0f;
A.w = 4.0f;
    
```

③

図3-2-17(1)

```

float4 A = make_float4(1.0f, 2.0f, 3.0f, 4.0f);
    
```

図3-2-17(3)

```

__global__ void kernel(float2 *dAB){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dAB[i].x = dAB[i].x + 1.0f;
    dAB[i].y = dAB[i].y + 2.0f;
}
    
```

④ ⑤

```

int main(void){
    float2 AB[16];
    float2 *dAB;
    :
    cudaMemcpy(dAB, AB, 16*8, ~HostToDevice)
    kernel<<<1, 16>>>(dAB);
    :
}
    
```

⑥ ⑥

⑦

4バイトのメンバーが2個なので

図3-2-18





図3-2-19

3-3 cudaMallocと多次元配列



■ cudaMallocで確保した1次元配列を2次元配列のように使用

図3-3-2(通常のプログラム)では、⑦のmallocで確保した大きさNX×NYの1次元配列Aを、⑧で関数funcに渡します。しかし、mallocで確保した1次元配列を、関数funcの2重ループ内で、③のように2次元配列として使用することは(通常)できません。

ところで、図3-3-1(1)の2次元配列A[2][3]は、添字ixとiyを図3-3-1(2)のように添字iに変換すれば、1次元配列A[6]となります。この変換を利用すれば、④のように、1次元配列Aのまま2重ループ内で使用することができ、ただし④は添字の意味が分かりにくいという欠点があります。この場合、①のマクロを使用すると、④を⑤のように2次元配列風に表すことができ、INDの部分を無視すれば2次元配列A[iy][ix]とほぼ同じになります(⑤はコンパイル時に①によって④に変換されます)。①のINDはINDEXの略(名前は任意)です。同様に、②のマクロを指定すると、④を⑥のように2次元配列風に表すことができます。なお、①の中では配列名を指定していないため、①を配列Aと同じ大きさの他の配列にも適用することができますが、②の中では配列名Aを指定しているため、②を配列ごとに別々に作成する必要があります。

図3-3-2をCUDA化したプログラムを図3-3-3に示します。⑦のcudaMallocで確保した大きさNX×NYの1次元配列dAを、⑧でカーネル関数kernelに渡します。mallocと同様に、cudaMallocで確保した1次元配列も、カーネル関数側で2次元配列として使用することは(通常)出来ません。そこで、④、⑤、⑥と同様に④、⑤、⑥にすれば、1次元配列dAを、ixとiyを使用して2次元配列風に表すことができます。

なお、本節の以降の説明では、⑤の1次元配列dA[IND(iy,ix)]を、2次元配列dA[iy][ix]で表すことにします。



```
#define NX (3)
#define NY (2)
#define IND(iy,ix) ((iy)*NX+(ix))
#define A(iy,ix) A[(iy)*NX+(ix)]
void func(float *A){
    for(int iy=0;iy<NY;iy++){
        for(int ix=0;ix<NX;ix++){
            (A[iy][ix] = 1.0f;) ✖間違い ③
            A[iy*NX+ix] = 1.0f; ④
            A[IND(iy,ix)] = 1.0f; ⑤
            A(iy,ix) ↑ = 1.0f; ⑥
        }
    }
}

int main(void){
    float *A;
    size_t size = NX*NY*sizeof(float);
    A = (float*)malloc(size); ⑦
    func(A);
    free(A);
    :
```

図3-3-2

```
#define NX (3)
#define NY (2)
#define IND(iy,ix) ((iy)*NX+(ix))
#define dA(iy,ix) dA[(iy)*NX+(ix)]
__global__ void kernel(float *dA){
    int ix = blockIdx.x*blockDim.x + threadIdx.x;
    int iy = blockIdx.y*blockDim.y + threadIdx.y;
    (dA[iy][ix] = 1.0f;) ✖間違い ③
    dA[iy*NX+ix] = 1.0f; ④
    dA[IND(iy,ix)] = 1.0f; ⑤
    dA(iy,ix) ↑ = 1.0f; ⑥
}

int main(void){
    float *dA;
    size_t size = NX*NY*sizeof(float);
    cudaMalloc((void**)&dA, size); ⑦
    kernel<<<1,dim3(NX,NY)>>>(dA);
    cudaFree(dA);
    :
```

図3-3-3

■ 2次元配列の場合のコアレスアクセスの注意点(1) 配列の添字とスレッドIDの対応

カーネル関数で2次元配列を扱う場合、コアレスアクセスに関する注意点を説明します。図3-3-4(1)(2)の③では、図3-3-5(1)の2次元配列 $da[NY][NX]$ (実際は図3-3-6(1)(2)の1次元配列 da)をロード/ストアします。④でブロック数1、ブロック内のスレッド数 16×16 でカーネル関数を実行した場合、各スレッドは図3-3-5(1)(2)の○で囲んだ部分を担当します。ブロック内の1つ目と2つ目のハーフワープ(16スレッド)が処理する要素を図の「1...1」と「2...2」に示します。②では、添字 ix をx方向のスレッドID($threadIdx.x$)に対応付けているため、1つ目のハーフワープは図3-3-5(1)の「1...1」(グローバルメモリ上で連続)を担当し、図3-3-6(1)に示すように、最も効率のよい64バイトトランザクション1回でロード/ストアします。

一方図3-3-4(2)の⑤では、添字 iy をx方向のスレッドIDに対応付けているため、1つ目のハーフワープは図3-3-5(2)の「1...1」(グローバルメモリ上で飛び飛び)を担当し、図3-3-6(2)に示すように32バイトトランザクション16回でロード/ストアするので、コアレスアクセスにならないで効率が悪くなります。

以上のことから、カーネル関数内で2次元配列を扱う場合、図3-3-4(1)の②のように対応付けて下さい。

<pre>#define NX (32) #define NY (32) #define IND(iy,ix) ((iy)*NX+(ix)) __global__ void kernel(float *da){ int ix = blockIdx.x*blockDim.x + threadIdx.x;② int iy = blockIdx.y*blockDim.y + threadIdx.y;② da[IND(iy,ix)] = da[IND(iy,ix)] + 1.0f; ③ } ; kernel<<<1,dim3(16,16)>>>(da); ④ ;</pre>	<pre>#define NX (32) #define NY (32) #define IND(iy,ix) ((iy)*NX+(ix)) __global__ void kernel(float *da){ int ix = blockIdx.y*blockDim.y + threadIdx.y;⑤ int iy = blockIdx.x*blockDim.x + threadIdx.x;⑤ da[IND(iy,ix)] = da[IND(iy,ix)] + 1.0f; ③ } ; kernel<<<1,dim3(16,16)>>>(da); ④ ;</pre>
--	--

図3-3-4(1) ○




図3-3-4(2) ✕




図3-3-5(1)





図3-3-5(2)



256バイト境界




図3-3-6(1)



図3-3-6(2)

■ 2次元配列の場合のコアアクセスの注意点(2) x方向のスレッド数

図3-3-4(1)の④のx方向のスレッド数を、図3-3-7(1)の⑦のように例えば20にした場合、ブロック内の2つ目のハーフワーブが担当する要素「2...2」は、2次元配列dA上では図3-3-7(2)に示すように2行になり、1次元配列dA上では図3-3-7(3)に示すように2つに分断されます。このため図3-3-7(1)の⑥で、2つ目のハーフワーブは、図3-3-7(3)の↑と⇩に示すように、32バイトのトランザクション1回と64バイトのトランザクション1回をロード/ストアし、効率が悪くなります。

以上のことから、カーネル関数内で2次元配列を扱う場合、ブロック内のx,y方向のスレッドのうち、x方向のスレッド数は16(ハーフワーブ内のスレッド数の倍数になるようにして下さい。具体的には、図3-3-7(1)の⑦の下線部を16の倍数に設定して下さい(2-5節参照)。これに加え、前述のように、ブロック内の全スレッド数は32の倍数が望ましく、また上限は512という制限があります。

```
#define NX (32)
#define NY (32)
#define IND(iy,ix) ((iy)*NX+(ix))

__global__ void kernel(float *dA){
    int ix = blockIdx.x*blockDim.x + threadIdx.x;
    int iy = blockIdx.y*blockDim.y + threadIdx.y;
    dA[IND(iy,ix)] = dA[IND(iy,ix)] + 1.0f; ⑥
}

:
kernel<<<1,dim3(20,16)>>>(dA); ⑦
:
```

図3-3-7(1)





図3-3-7(2)



■ 2次元配列の場合のコアレスアクセスの注意点(3) 配列の2次元目の大きさ

図3-3-4(1)のNXが図3-3-8(1)の⑧のように30の場合、2次元配列dA[32][30]は図3-3-9(1)となります。このとき1次元配列dAは図3-3-10(1)となり、ブロック内の2つ目のハーフワーブが担当する要素「2...2」の左の2要素が、64バイトトランザクションからみ出します。このため図3-3-8(1)の⑨で、2つ目のハーフワーブは、図3-3-10(1)の↑と⇩に示すように、32バイトのトランザクション1回と64バイトのトランザクション1回をロード/ストアし、効率が悪くなります。

この場合、図3-3-8(2)の⑩のように、配列dAの2次元目を大きくしてdA[32][30+2]にします。図の「P」を付けた部分が追加した要素で、計算には使いません。これを「パディング」すると言います(padding:詰め物をすること)。これによって、2つ目のハーフワーブは、図3-3-10(2)の「2...2」に示すように、最も効率のよい、64バイトのトランザクション1回でロード/ストアします。

以上のことから、カーネル関数内で2次元配列を扱う場合、2次元目(dA[32][30]の30)の大きさが16要素の倍数になるようにして下さい。なお、⑩の修正に伴い⑨の下線部も修正します。

<pre> #define NX (30) #define NY (32) #define IND(iy,ix) ((iy)*NX+(ix)) __global__ void kernel(float *dA){ int ix = blockIdx.x*blockDim.x + threadIdx.x; int iy = blockIdx.y*blockDim.y + threadIdx.y; dA[IND(iy,ix)] = dA[IND(iy,ix)] + 1.0f; ⑨ } </pre>	<pre> ⑧ #define NX (30) #define NY (32) #define IND(iy,ix) ((iy)*(NX+2)+(ix)) ⑩ __global__ void kernel(float *dA){ int ix = blockIdx.x*blockDim.x + threadIdx.x; int iy = blockIdx.y*blockDim.y + threadIdx.y; dA[IND(iy,ix)] = dA[IND(iy,ix)] + 1.0f; ⑨ } </pre>
<pre> 1次元配列dAを大きさNX×NYで確保 kernel<<<1,dim3(16,16)>>>(dA); : </pre>	<pre> ⑩ 1次元配列dAを大きさ(NX+2)×NYで確保 kernel<<<1,dim3(16,16)>>>(dA); : </pre>

図3-3-8(1)




図3-3-8(2)




図3-3-9(1)





図3-3-9(2)



■ コアレスアクセスを考慮した2次元配列のプログラム例

ホスト側の配列Aが図3-3-11(1)に示すようにA[16][34]で、そのうち実際に計算するのはA[16][30]までの要素(着色した部分)だとします(cudaMemcpy2Dの使い方を説明するためにわざと34にしていますが、値自体に意味はありません)。このときデバイス側の配列dAの大きさを、図3-3-11(2)のようにdA[16][32]にすると、2次元目の要素数が16の倍数になるので、前述のように最も効率よくコアレスアクセスが行われます(図の「P」を付けた部分は計算には使いません)。配列dAの2次元目の大きさを、自動的に16の倍数にするプログラムを図3-3-12で説明します。

- ④でホスト側の配列Aを確保します。2次元目が、実際に計算する要素数(NX=30)より大きくなっていきます。
- ⑤でデバイス側の配列dAを宣言します。
- ⑥で、配列dAの2次元目の大きさLDdAを求めます(図3-3-11(2)参照)。配列dAの2次元目の実際に計算する部分の要素数(NX)以上で、16要素の倍数の最も小さい値を、変数LDdAとします(LDdAはLeading Dimension of array dAの略です)。
- ⑦、⑧で、デバイス側の配列dAをグローバルメモリに確保します。
- ⑨で、ホスト側の配列Aのうち、実際に計算する部分(図3-3-11(1)の着色した部分)を、デバイス側の配列dAにコピーします。図から分かるように、配列A, dAはともに、着色した部分がメモリ上で不連続になっています。この場合、CUDA関数cudaMemcpyの代わりにcudaMemcpy2Dを使用します。⑨の実線がホスト側の配列名(A)と2次元目の大きさ(バイト)、二重線がデバイス側の配列名(dA)と2次元目の大きさ(バイト)、波線が実際にコピーする部分の2次元目の大きさ(バイト)、NYはコピーする1次元目の要素数です。
- ⑩でx方向のブロック数を2、ブロック内のスレッド数を16×16でカーネル関数を実行します。このとき、配列dAの2次元目の大きさLDdAをカーネル関数に渡します。
- カーネル関数は②でLDdAを受取り、①のマクロでLDdAを使用し、マクロを使用して③で計算を行います。
- ⑪で、デバイス側の配列dAから、ホスト側の配列Aにコピーします。このときも、着色した部分がメモリ上で不連続なので、cudaMemcpyの代わりにcudaMemcpy2Dを使用します。




図3-3-11(1)




図3-3-11(2)

```
#define NX (30)
#define NY (16)
#define IND(iy, ix) ((iy)*LDdA+(ix)) ①
__global__ void kernel(float *dA, int LDdA) { ②
    int ix = blockIdx.x*blockDim.x + threadIdx.x;
    int iy = blockIdx.y*blockDim.y + threadIdx.y;
    if (ix < NX && iy < NY) {
        dA[IND(iy, ix)] = dA[IND(iy, ix)] + 1.0f; ③
    }
}
```

図3-3-12


```
int main(void) {
    float A[NY][NX+4]; ④
    float *dA; ⑤
    int LDdA = ((NX+15)/16)*16; ⑥
    size_t size = LDdA*NY*sizeof(float); ⑦
    cudaMalloc((void**)&dA, size); ⑧
    配列Aに値を設定します。
    cudaMemcpy2D(dA, LDdA*sizeof(float),
        A, (NX+4)*sizeof(float), NX*sizeof(float), ⑨
        NY, cudaMemcpyHostToDevice);
    kernel <<< 2, dim3(16, 16) >>> (dA, LDdA); ⑩
    cudaMemcpy2D(A, (NX+4)*sizeof(float),
        dA, LDdA*sizeof(float), NX*sizeof(float), ⑪
        NY, cudaMemcpyDeviceToHost);
    :
}
```

■ コアレスアクセスを考慮した2次元配列のプログラム例(cudaMallocPitchを使用)

図3-3-12のプログラムでは、⑥で、デバイス側の配列dAの2次元目の大きさが16要素の倍数になるように計算しましたが、これを自動的に行うCUDA関数cudaMallocPitchが提供されています。ただし、配列dAの2次元目の大きさは、16要素の倍数にはならず、単精度で64要素、倍精度で32要素の倍数になるようです。従って図3-3-11(2)は、図3-3-13に示すようにdA[16][64]となります。

cudaMallocPitchを使用したプログラムを図3-3-14に示します。図3-3-12の⑥～⑧を⑫～⑭に置き換えた以外は同じなので、相違点のみを説明します。

図3-3-14の⑭で変数pitch(図3-3-13参照)を宣言します。⑬の2つ目の引数に変数pitchを指定し、3つ目の引数に、実際に使用する部分の要素数(30×4)(単位はバイト)を指定して⑬を実行すると、デバイス側の配列dA[16][64]がグローバルメモリに確保され、2次元目の要素数(64×4)(単位はバイト)が引数pitchに戻ります。⑮の引数でLDdA(単位は要素数)をカーネル関数に渡す場合は、⑭でバイトから要素数に変換します。



```
#define NX (30)
#define NY (16)
#define IND(iy,ix) ((iy)*LDdA+(ix))

_global_ void kernel(float *dA,int LDdA){
    int ix = blockIdx.x*blockDim.x + threadIdx.x;
    int iy = blockIdx.y*blockDim.y + threadIdx.y;
    if(ix<NX && iy<NY){
        dA[IND(iy,ix)] = dA[IND(iy,ix)] + 1.0f;
    }
}
```

図3-3-14

```
int main(void){
    float A[NY][NX+4];
    float *dA;
    size_t pitch;
    cudaMallocPitch((void*)&dA,&pitch,
        NX*sizeof(float),NY);
    int LDdA = pitch/sizeof(float);
    配列Aに値を設定します。
    cudaMemcpy2D(dA,LDdA*sizeof(float),
        A,(NX+4)*sizeof(float),NX*sizeof(float),
        NY,cudaMemcpyHostToDevice);
    kernel<<<2,dim3(16,16)>>(dA,LDdA);
    cudaMemcpy2D(A,(NX+4)*sizeof(float),
        dA,LDdA*sizeof(float),NX*sizeof(float),
        NY,cudaMemcpyDeviceToHost);
    :
}
```

■ cudaMallocで確保した1次元配列を3次元配列のように使用

cudaMalloc関数で確保した1次元配列を、図3-3-16の③のように、関数func内で3次元配列として使用することは(通常)できません。3次元配列風に見える方法は、前述の2次元の場合と同じです。図3-3-2(通常のプログラムの3次元版を図3-3-16に、図3-3-3(CUDA化したプログラムの)3次元版を図3-3-17に示します。

図3-3-15(1)の3次元配列A[2][3][4]は、添字ix, iy, izを図3-3-15(2)のように添字iに変換すれば、1次元配列A[2*3*4]となります。図3-3-15(2)を使用すれば、図3-3-16(4)に示すように、1次元配列を3重ループ内で使用することができます。④の添字の意味が分かりにくい場合は、①または②のマクロを使用して、⑤または⑥のように3次元配列風に表すことができます。図3-3-16をCUDA化すると図3-3-17となります。




図3-3-15(1)

$i = iz * NX * NY + iy * NX + ix$	$i = iz * NX * NY + iy * NX + ix$	$i = iz * NX * NY + iy * NX + ix$
0 = 0 * 4*3 + 0 * 4 + 0	12 = 1 * 4*3 + 0 * 4 + 0	24 = 2 * 4*3 + 0 * 4 + 0
1 = 0 * 4*3 + 0 * 4 + 1	13 = 1 * 4*3 + 0 * 4 + 1	25 = 2 * 4*3 + 0 * 4 + 1
2 = 0 * 4*3 + 0 * 4 + 2	14 = 1 * 4*3 + 0 * 4 + 2	26 = 2 * 4*3 + 0 * 4 + 2
3 = 0 * 4*3 + 0 * 4 + 3	15 = 1 * 4*3 + 0 * 4 + 3	27 = 2 * 4*3 + 0 * 4 + 3
4 = 0 * 4*3 + 1 * 4 + 0	16 = 1 * 4*3 + 1 * 4 + 0	28 = 2 * 4*3 + 1 * 4 + 0
5 = 0 * 4*3 + 1 * 4 + 1	17 = 1 * 4*3 + 1 * 4 + 1	29 = 2 * 4*3 + 1 * 4 + 1
6 = 0 * 4*3 + 1 * 4 + 2	18 = 1 * 4*3 + 1 * 4 + 2	30 = 2 * 4*3 + 1 * 4 + 2
7 = 0 * 4*3 + 1 * 4 + 3	19 = 1 * 4*3 + 1 * 4 + 3	31 = 2 * 4*3 + 1 * 4 + 3
8 = 0 * 4*3 + 2 * 4 + 0	20 = 1 * 4*3 + 2 * 4 + 0	32 = 2 * 4*3 + 2 * 4 + 0
9 = 0 * 4*3 + 2 * 4 + 1	21 = 1 * 4*3 + 2 * 4 + 1	33 = 2 * 4*3 + 2 * 4 + 1
10 = 0 * 4*3 + 2 * 4 + 2	22 = 1 * 4*3 + 2 * 4 + 2	34 = 2 * 4*3 + 2 * 4 + 2
11 = 0 * 4*3 + 2 * 4 + 3	23 = 1 * 4*3 + 2 * 4 + 3	35 = 2 * 4*3 + 2 * 4 + 3

図3-3-15(2)




図3-3-15(3) A[24]

```
#define NX (4)
#define NY (3)
#define NZ (2)
#define IND(iz, iy, ix) ((iz)*NX*NY+(iy)*NX+(ix))
#define A(iz, iy, ix) A[(iz)*NX*NY+(iy)*NX+(ix)]
void func(float *A){
    for(int iz=0; iz<NZ; iz++){
        for(int iy=0; iy<NY; iy++){
            for(int ix=0; ix<NX; ix++){
                (A[iz][iy][ix] = 1.0f;) ✖ 間違い ③
                A[iz*NX*NY+iy*NX+ix] = 1.0f; ④
                A[IND(iz, iy, ix)] = 1.0f; ⑤
                A(iz, iy, ix) ↑ = 1.0f; ⑥
            }
        }
    }
}

int main(void){
    float *A;
    size_t size = NX*NY*NZ*sizeof(float);
    A = (float*)malloc(size); ⑦
    func(A); ⑧
    free(A);
    ;
}

```

図3-3-16

```
#define NX (4)
#define NY (3)
#define NZ (2)
#define IND(iz, iy, ix) ((iz)*NX*NY+(iy)*NX+(ix))
#define
    dA(iz, iy, ix) dA[(iz)*NX*NY+(iy)*NX+(ix)] ②
__global__ void kernel(float *dA){
    int ix = blockIdx.x*blockDim.x + threadIdx.x;
    int iy = blockIdx.y*blockDim.y + threadIdx.y;
    int iz = blockIdx.z*blockDim.z + threadIdx.z;
    (dA[iz][iy][ix] = 1.0f;) ✖ 間違い ③
    dA[iz*NX*NY+iy*NX+ix] = 1.0f; ④
    dA[IND(iz, iy, ix)] = 1.0f; ⑤
    dA(iz, iy, ix) ↑ = 1.0f; ⑥
}
int main(void){
    float *dA;
    size_t size = NX*NY*NZ*sizeof(float);
    cudaMalloc((void**)&dA, size); ⑦
    kernel<<<1, dim3(NX, NY, NZ)>>>(dA); ⑧
    cudaFree(dA);
    ;
}

```

図3-3-17

■ コアレスアクセスを考慮した3次元配列のプログラム例

前述の図3-3-12のプログラムでは、図3-3-11(1)に示すホスト側の2次元配列Aを、図3-3-11(2)に示すデバイス側の2次元配列dAにコピーしました。このとき、ロード/ストアを効率化するため、配列dAの2次元目の大きさが16要素の倍数になるようにしました。配列AとdAが3次元の場合も、同じ方法で、配列dAの3次元目(一番右側の添字)の大きさを16要素の倍数にすることが出来ます。

図3-3-12の3次元版のプログラムを図3-3-19に、ホスト側の配列Aを図3-3-18(1)に、デバイス側の配列dAを図3-3-18(2)に示します。図3-3-19のホスト側(右側)のプログラムで、図3-3-12と異なる部分を下線部に示します。2次元が単に3次元になっただけで、動作はほとんど同じなので、以下では要点のみ説明します。

図3-3-19の⑨、⑩では、2次元配列用のcudaMemcpy2Dを用いてコピーを行います。つまり、3次元配列A[2][16][34]、dA[2][16][32]を、それぞれ2次元配列A[2*16][34]、dA[2*16][32]とみなしてコピーを行います。cudaMemcpy2Dの3次元版のCUDA関数cudaMemcpy3Dも提供されていますが、cudaMemcpy2Dの方が使いやすいため、cudaMemcpy2Dを使用しました。

なお、CUDA関数cudaMallocPitchを使用した図3-3-14のプログラムも、下記と同様に3次元化できますが、説明は省略します。




図3-3-18(1)




図3-3-18(2)

```
#define NX (30)
#define NY (16)
#define NZ (2)
#define
IND(iz, iy, ix) ((iz)*LDdA*NY+(iy)*LDdA+(ix))①
__global__ void kernel(float *dA, int LDdA){ ②
    int ix = blockIdx.x*blockDim.x + threadIdx.x;
    int iy = blockIdx.y*blockDim.y + threadIdx.y;
    int iz = blockIdx.z*blockDim.z + threadIdx.z;
    if(ix<NX && iy<NY && iz<NZ){
        dA[IND(iz, iy, ix)]
            = dA[IND(iz, iy, ix)] + 1.0f; ③
    }
}
```

図3-3-19

```
int main(void){
    float A[NZ][NY][NX+4];
    float *dA;
    int LDdA = ((NX+15)/16)*16; ④
    size_t size = LDdA*NY*NZ*sizeof(float); ⑤
    cudaMalloc((void**)&dA, size); ⑥
    配列Aに値を設定します。
    cudaMemcpy2D(dA, LDdA*sizeof(float),
        A, (NX+4)*sizeof(float), NX*sizeof(float), ⑦
        NY*NZ, cudaMemcpyHostToDevice); ⑧
    kernel<<<2, dim3(16, 16, 2)>>(dA, LDdA); ⑩
    cudaMemcpy2D(A, (NX+4)*sizeof(float),
        dA, LDdA*sizeof(float), NX*sizeof(float), ⑨
        NY*NZ, cudaMemcpyDeviceToHost);
}
```

3-4 グローバルメモリ (`__device__` 修飾子で確保)

本節では、「`__device__`」変数型修飾子を使用して、デバイスメモリ上のグローバルメモリに変数/配列を確保する方法について説明します。なお、2-1節で説明した「`__device__`」関数型修飾子とは異なり、`__device__`修飾子を指定した変数/配列の特性を以下に示します(3-1節参照)。

- 作成される場所：デバイスメモリ内のグローバルメモリ(オフチップ:低速)上に作成されます。
- アクセスできるスレッドの範囲：全ブロックの全スレッドからアクセスすることができます。
- 存在する期間：プログラムの開始から終了までの間、存在します。
- 容量：約4ギガバイトです(ただし`cudaMalloc`関数で確保したメモリとの合計です)。

■ 指定方法

図3-4-1(2)のように、デバイスメモリ内のグローバルメモリに大きさ2の配列`dD`を確保し、ホスト側の大きさ2の配列`D`との間でコピーを行うプログラムを図3-4-1(1)に示します。

- ①に示すように、`__device__`修飾子を付けて宣言した配列`dD`は、デバイスメモリ上のグローバルメモリに確保されます。①はプログラム内のグローバル領域に記述します。CUDA関数の`cudaMalloc(3-2節参照)`で確保する場合と違い、コンパイル/リンク時に配列の大きさが確定している必要があります。
- `__device__ float dD[2][3];`のように、多次元配列も指定することができます。
- ホスト側の配列`D`を②で宣言します。
- ホスト側の配列`D`から、`cudaMalloc`で確保した配列`dD`へのコピーは、`cudaMemcpy`で行いましたが、`__device__`修飾子で確保した配列`dD`へのコピーは、③に示すように`cudaMemcpyToSymbol`で行います。4つ目の引数は、配列`dD`の先頭から、コピーする場所の先頭までの変位をバイトで指定します(詳細は後述します)。
- ④でカーネル関数を実行し、⑤で配列`dD`から配列`D`に`cudaMemcpyFromSymbol`でコピーします。③,⑤では、2つ目の引数から1つ目の引数にコピーします。⑤の4つ目の引数は、配列`dD`の先頭から、コピーするデータの入った場所の先頭までの変位をバイトで指定します。
- 配列の代わりにスカラー変数をデバイス上に確保してコピーする場合、図3-4-2(2)のようになります。
- ③,⑤,③,⑤の引数`dD`は、文字列「"dD"」で指定することもできます(「CUDA Reference Manual」参照)。

<pre> __device__ float dD[2]; __global__ void kernel(){ int i = blockIdx.x*blockDim.x + threadIdx.x; dD[i] = dD[i] + 1.0f; } int main(void){ float D[2]; 配列Dに値を設定する。 size_t size = 2*sizeof(float); cudaMemcpyToSymbol(dD, D, size, 0, cudaMemcpyHostToDevice);③ kernel<<<1,2>>>();④ cudaMemcpyFromSymbol(D, dD, size, 0, cudaMemcpyDeviceToHost);⑤ : </pre>	<pre> __device__ float dD; __global__ void kernel(){ dD = dD + 1.0f; } int main(void){ float D; スカラー変数Dに値を設定する。 size_t size = sizeof(float); cudaMemcpyToSymbol (dD, &D, size, 0, cudaMemcpyHostToDevice); ③ kernel<<<1,1>>>(); cudaMemcpyFromSymbol (&D, dD, size, 0, cudaMemcpyDeviceToHost); ⑤ : </pre>
---	---

図3-4-1(1) 配列の場合




図3-4-1(2)

図3-4-2(1) スカラー変数の場合




図3-4-2(2)

■ cudaMemcpyTo(From)Symbolの4つ目の引数

cudaMemcpyTo(From)Symbolの4つ目の引数について補足します。図3-4-3(1)の①の下線部は、配列dDの先頭から、コピーする場所の先頭までの変位が4バイト(単精度実数では1要素)であることを意味します。同様に②の下線部は、配列dDの先頭から、コピーするデータの入った場所の先頭までの変位が4バイトであることを意味します。①と②でそれぞれ2要素をコピーした場合、図3-4-3(2)のようにコピーされます。

```

__device__ float dD[3];
int main(void){
    float D[3],E[3];
    :
    size_t size = 2*sizeof(float);
    cudaMemcpyToSymbol
        (dD,D,size,4,cudaMemcpyHostToDevice); ①
    :
    cudaMemcpyFromSymbol
        (E,dD,size,4,cudaMemcpyDeviceToHost); ②
    :

```

図3-4-3(1)




図3-4-3(2)

■ 初期値の設定

__device__修飾子でグローバルメモリ上に確保した変数/配列は、通常のC言語で宣言した変数/配列と同様に、初期値を設定することができます。図3-4-4(1)のように設定すると、図3-4-4(2)のように初期化されます。③では全ての要素が0になります。④では1つ目の要素が1で他の要素が0になります。

```

__device__ int dK[2] = {0}; ③
__device__ int dL[2] = {1}; ④
__device__ int dM[2] = {2,3}; ⑤
__device__ int dN = 4; ⑥

```

図3-4-4(1)




図3-4-4(2)

■ __device__ 修飾子と2次元配列

次に、__device__ 修飾子を指定した2次元配列について説明します。

通常の(CUDA化していない)プログラムでは、図3-4-5(1)に示すように、②で確保した2次元配列を、③と①の引数で指定し、関数func側で使用することができます。しかしCUDAでは、デバイス側の配列は、cudaMallocで確保するか、グローバル領域で__device__修飾子を使用して宣言する必要がありますがあるので、図3-4-5(2)の④のように、ホスト側の関数内でデバイス側の配列を宣言することはできません。

<pre>#define NX (3) #define NY (2) void func(float D[NY][NX]){ int ix,iy; for(iy=0;iy<NY;iy++){ for(ix=0;ix<NX;ix++){ D[iy][ix] = 1.0f; } } }</pre>	<pre>① #define NX (3) #define NY (2) __global__ void kernel(float dD[NY][NX]){ int ix = blockIdx.x*blockDim.x + threadIdx.x; int iy = blockIdx.y*blockDim.y + threadIdx.y; if (ix<NX && iy<NY) dD[iy][ix] = 1.0f; } int main(void){ float dD[NY][NX]; kernel<<<1,dim3(NX,NY)>>>(dD); : }</pre>
<pre>int main(void){ float D[NY][NX]; func(D); : }</pre>	<pre>② ③ ④</pre>

図3-4-5(1)

図3-4-5(2) ✖ この方法は不可

一方、通常の(CUDA化していない)プログラムでは、図3-4-6(1)の⑤のように、2次元配列をグローバル領域で指定し、各関数で使用することができます。同様に、CUDAでは、図3-4-6(2)の⑥のように__device__修飾子で宣言すれば、カーネル関数で2次元配列を使用することができます。

<pre>#define NX (3) #define NY (2) float D[NY][NX]; void func(){ int ix,iy; for(iy=0;iy<NY;iy++){ for(ix=0;ix<NX;ix++){ D[iy][ix] = 1.0f; } } }</pre>	<pre>⑤ #define NX (3) #define NY (2) float D[NY][NX]; void func(){ int ix,iy; for(iy=0;iy<NY;iy++){ for(ix=0;ix<NX;ix++){ D[iy][ix] = 1.0f; } } } int main(void){ func(); : }</pre>
<pre>⑥ #define NX (3) #define NY (2) __device__ float dD[NY][NX]; __global__ void kernel(){ int ix = blockIdx.x*blockDim.x + threadIdx.x; int iy = blockIdx.y*blockDim.y + threadIdx.y; if (ix<NX && iy<NY) dD[iy][ix] = 1.0f; } int main(void){ float D[NY][NX]; size_t size = NX*NY*sizeof(float); : cudaMemcpyToSymbol (dD, D, size, 0, cudaMemcpyHostToDevice); kernel<<<1,dim3(NX,NY)>>>(); cudaMemcpyFromSymbol (D, dD, size, 0, cudaMemcpyDeviceToHost); : }</pre>	<pre>⑥</pre>

図3-4-6(1)

図3-4-6(2)

■ __device__ 修飾子とコアレスアクセス

__device__ 修飾子で宣言した変数/配列は、グローバルメモリ上に確保されるので、`cudaMalloc`を使用し確保した場合と、コアレスアクセスに関する注意点はほぼ同じです(1次元の場合は3-2節、2次元の場合は3-3節参照)。相違点についてのみ以下に述べます。

●「CUDA C Programming Guide」(付録参照)の5.3.2.1.1節によると、「グローバルメモリ内に存在する変数(スカラ変数と配列を意味すると思われ)は、グローバルメモリ上の少なくとも256バイト境界から開始する。」と記載されています。従って、`cudaMalloc`で確保した場合と同様に、図3-4-7で宣言した単精度の配列`dD[10]`と`dE[10]`は、図3-4-8に示すように(少なくとも)256バイト境界から開始します。

```
__device__ float dD[10];
__device__ float dE[10];
```




図3-4-7

● 図3-4-9(1)(2)に示すように、ホスト側の配列が例えば`D[16][34]`で、そのうち実際に処理するのが着色した`D[16][30]`の場合、デバイス側の配列の2次元目の大きさを、図3-4-10(1)のように30でなく、図3-4-10(2)のように16の倍数の32にした方が、コアレスアクセスが効率よく行われます(3-3節参照)。この場合、図3-4-11(1)を、図3-4-11(2)のようにすれば、自動的に16の倍数にすることができま(3-3節参照)。

なお、`cudaMalloc`の場合の、`cudaMallocPitch`に相当する関数は提供されていません。また、`cudaMalloc`の場合は、下記の着色した部分(メモリ上で不連続)のみをコピーする、CUDA関数`cudaMemcpy2D`が提供されていますが、__device__修飾子の場合は同様の関数は提供されていないようです。




図3-4-9(1)




図3-4-9(2)

```
__device__ float dD[16][30];
```

図3-4-10(1)

```
__device__ float dD[16][32];
```

図3-4-10(2)

```
#define NX (30)
#define NY (32)
__device__ float dD[NX][NY];
```

図3-4-11(1)

```
#define NX (30)
#define NY (32)
#define LDdD (((NX+15)/16)*16)
__device__ float dD[NY][LDdD];
```

図3-4-11(2)

3-5 コンスタントメモリ

本節では、「__constant__」変数型修飾子を使用して、デバイスメモリ上のコンスタントメモリに変数/配列を確保する方法について説明します。

__constant__修飾子を指定した変数/配列の特性を以下に示します(3-1節参照)。

- 作成される場所：デバイスメモリ内のコンスタントメモリ(オフチップ:低速)上に作成されます。ただし、後述するように、データがコンスタントキャッシュ(ストリーミング・マルチプロセッサーあたり8Kバイト)(オンチップ:高速)に入った場合は、高速にアクセスされます。
- アクセスできるスレッドの範囲：全ブロックの全スレッドからアクセスすることができます。ただし参照のみが可能で、値を更新することはできません。
- 存在する期間：プログラムの開始から終了までの間、存在します。
- 容量：65536バイト(単精度だと16384個)です。

■ 指定方法

図3-5-2に示すように、デバイス側の、(デバイスメモリ内の)コンスタントメモリに、大きさ128の配列dCを確保し、ホスト側の配列Cのデータをコピーするプログラムを図3-5-1に示します。

- ①に示すように__constant__修飾子を付けて宣言した配列dCは、デバイスメモリ内のグローバルメモリに確保されます。なお、①はプログラム内のグローバル領域に記述します。
- ④で配列Cを配列dCにコピーします。コピーは、cudaMemcpyではなく、__device__修飾子の場合と同様に cudaMemcpyToSymbolを使用します(cudaMemcpyToSymbolの使用方法は3-4節を参照して下さい)。
- ⑤でカーネル関数を実行し、②で、コンスタントメモリとして指定した配列dCの要素dC[0]を参照します。前述のように、配列dCは、カーネル関数内で更新することはできず、参照のみ行うことができます。
- ②で要素dC[0]を参照する部分の動作を説明します。配列dCがcudaMallocで確保した通常の配列の場合は、図3-5-2の⑥に示すように、グローバルメモリから直接レジスターにロードされます(低速)。一方コンスタントメモリの配列の場合は、⑥に示すように、dC[0]だけでなく、近隣の要素(例えばdC[0]~dC[31])がまとめてコンスタントキャッシュ(高速のオンチップメモリ)にロードされ(低速)、次に⑦に示すように、要素dC[0]がレジスターにロードされます(高速)。②の処理が終了した後で、要素dC[0]~dC[31]を参照した場合は、コンスタントキャッシュ上にdC[0]~dC[31]が存在するので、ロードは高速に行われます。本例では②の後に要素dC[0]~dC[31]を参照していないので、コンスタントメモリを使用したメモリトランプはありません。
- シェアードメモリ(3-6節参照)の使用を節約するために、カーネル関数で参照するだけの変数/配列を、シェアードメモリの代用として、コンスタントメモリを使用する用途もあります。
- コンスタントキャッシュの構造については、マニュアルに記述がないので不明です。




図3-5-1




図3-5-2

■ コンスタントメモリの最大容量

コンスタントメモリの最大容量は、図3-5-3の①に示すように、65536バイト(単精度実数だと16384個)です。このプログラムを、図3-5-4の②の下線部を指定してコンパイルすると、④の下線部に示すように、コンスタントメモリ(cmem)が65536バイト使用されたことが表示されます。波線の部分の意味は不明です。

①で16384より大きな値を指定した場合は、⑤が表示されます。

```

__constant__ float dC[16384]; ①
__device__ float dD;
__global__ void kernel(){
    dD = dC[0] + 1.0f;
}

```

図3-5-3

```

$ nvcc -Xptxas -v -arch=sm_13 -c test.cu ②
ptxas info : Compiling entry function '_Z6kernelv' for 'sm_13' ③
ptxas info : Used 2 registers, 65536 bytes cmem[0], 4 bytes cmem[14] ④
/tmp/tmpxft_00003d52_00000000-7_test.cpp3.i(0): Error: Const space overflowed ⑤

```

図3-5-4

■ 初期値の設定

__constant__修飾子でグローバルメモリ上に確保した変数/配列は、通常のC言語や__device__修飾子で宣言した変数/配列と同様に、初期値を設定することができます。図3-5-5(1)のように設定すると、図3-5-5(2)のように初期化されます。③では全ての要素が0になります。④では1つ目の要素が1で他の要素が0になります。

```

__constant__ int dK[2] = {0}; ③
__constant__ int dL[2] = {1}; ④
__constant__ int dM[2] = {2,3}; ⑤
__constant__ int dN = 4; ⑥

```

図3-5-5(1)

	0	1
dK	0	0
dL	1	0
dM	2	3
dN	4	

図3-5-5(2)

■ コンスタントメモリを使用する際の注意点

コンスタントメモリでは、前述のように、コンスタントキヤッシュが使用されます。このため、通常のCPUのキヤッシュと同様の注意が必要となります。以下では、キヤッシュに関連する現象と対処方法のみを説明し、理由については、キヤッシュの構造から説明する必要があるもので割愛します。興味のある方は、付録の「■ 書籍/雑誌」の[2]の第4章などを参照して下さい。

なお、プロファイラーのマニユアル(付録参照)によると、シェアードメモリと同様に、コンスタントメモリでも、バンクコンフリクトが発生するようなので、シェアードメモリを使用する場合と同様の注意(3-6節参照)も必要だと思われます。

以下は、各スレッドが、コンスタントメモリ上の配列の、1要素のみを参照するのではなく、複数の要素を参照する場合の例です。

● 図3-5-6(1)の①で、配列dCをコンスタントメモリで指定し、③でカーネル関数を実行します。②では、配列dAを、図3-5-7(1)の(1),(2),(3),...の順にストライド10で(10要素ずつとびとびに)アクセスしています。キヤッシュを使用した計算機の場合、このようにメモリ上で大きなストライドでアクセスすると、キヤッシュミスという現象が発生して速度が遅くなります。図3-5-6(2)もストライドが10なので、同様に遅くなります。

一方、図3-5-6(3)では、図3-5-7(2)に示すようにストライド1でアクセスしており、キヤッシュミスはあまり発生しません。可能であれば、図3-5-6(3)のように、ストライド1でアクセスして下さい。

```
#define N (10000)
__constant__ float dC[N];
__device__ float dD[30*32];

__global__ void kernel(){
  int i = blockIdx.x*blockDim.x + threadIdx.x;
  float sum = 0.0f;
  for(int j=0;j<10000;j+=10){
    sum = sum + dC[j];
  }
  dD[i] = sum;
}

int main(void){
  :
  kernel<<<30, 32>>>();
  :
}
```



図3-5-6(1) ✖

```
:
for(int j=0;j<1000;j++){
  sum = sum + dC[j*10];
}
:
```

図3-5-6(2) ✖

```
:
for(int j=0;j<1000;j++){
  sum = sum + dC[j];
}
:
```

図3-5-6(3) ○



● 図3-5-8(1)の①で、2次元配列dCをコンスタントメモリで指定し、③でカーネル関数を実行します。C言語の場合、2次元配列の要素は、図3-5-9(1)(2)の矢印に示すように、メモリ上でdA[0][0], dA[0][1], ...の順に、「右側の添字が先に動く順番に」並びます(Fortranでは「左側の添字が先に動く順番に」並びます)。

図3-5-8(1)の②の2重ループでは、図3-5-9(1)の(1),(2),(3),...の順に、ストライド100でアクセスされるため、キャッシュミスが発生して速度が低下します。一方2重ループの順番を逆にした図3-5-8(2)では、図3-5-9(2)に示すように、ストライド1でアクセスされるので、キャッシュミスはあまり発生しません。従ってC言語の場合、可能であれば、図3-5-8(2)に示すように、配列dCの右側の添字(ix)を内側のループで反復させるようにして下さい(Fortranの場合は左側の添字を内側のループで反復)。

```
#define NX (100)
#define NY (90)
  ①
__constant__ float dC[NY][NX];
__device__ float dD[30*32];
__global__ void kernel(){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    float sum = 0.0f;
    ②
    for(int ix=0;ix<NX;ix++){
        for(int iy=0;iy<NY;iy++){
            sum = sum + dC[iy][ix];
        }
    }
    dD[i] = sum;
}

int main(void){
    ③
    kernel<<<30,32>>>();
}

```


図3-5-8(1) ✖

```

:
for(int iy=0;iy<NY;iy++){
    for(int ix=0;ix<NX;ix++){
        sum = sum + dC[iy][ix];
    }
}
:

```

図3-5-8(2) ○



● 図3-5-10(1)の②で、配列dC~dGをコンスタントメモリで指定し、④でカーネル関数を実行します。③では、配列dA~dEの要素をストライド1でアクセスしており、通常ならばキャッシュミスはあまり発生しません。ところが①に示すように、大きさが2のベキ乗(1024, 2048など)の配列をある程度以上の個数使用すると、ストライド1でもキャッシュミスが発生することがあります(理由は付録の文献[2]を参照)。

このような場合、試しに図3-5-10(2)に示すように、配列の大きさを2のベキ乗より少し大きくし、もし速度が速くなるようなら、試行錯誤で配列の大きさを調整して下さい。

```
#define N (1024)
  ①
__constant__ float
dC1[N],dC2[N],dC3[N],dC4[N],dC5[N];
__device__ float dD[30*32];
__global__ void kernel(){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    float sum = 0.0f;
    ②
    for(int j=0;j<1024;j++){
        sum = sum + dC1[j] + dC2[j] + dC3[j]
        ③
        + dC4[j] + dC5[j];
    }
    dD[i] = sum;
}

int main(void){
    ④
    kernel<<<30,32>>>();
}

```

図3-5-10(1) ✖

3-6 シェアードメモリ

CUDAプログラミングでは、高速なシェアードメモリの有効利用が、速度向上のポイントとなります。本節では、「__shared__」変数型修飾子を使用して、シェアードメモリに変数/配列を確保する方法について説明します。__shared__修飾子を指定した変数/配列の特性を以下に示します(3-1節参照)。

- 作成される場所：ブロックごとに、ストリーミング・マルチプロセッサ上のシェアードメモリ(オンチップ:高速)上に作成されます。
- アクセスできるスレッドの範囲：当該ブロック内の全スレッドからのみアクセスすることができます。
- 存在する期間：当該ブロックがストリーミング・マルチプロセッサに配置されてから、終了するまでの間(つまり、当該ブロック内の全スレッドが処理を終了するまでの間)、存在します。
- 容量：ストリーミングマルチプロセッサあたり16384バイト(単精度だと4096個)です。

■ 指定方法1(配列を静的に確保)

変数/配列をシェアードメモリ上に確保する方法は2通りあります。

図3-6-1に示すように、__shared__修飾子を付けた変数や配列は、シェアードメモリに置かれます。ホスト側プログラムからシェアードメモリの変数/配列に直接データをコピーすることはできません。ホストからグローバルメモリ内の配列(例えば図3-6-1の配列dD)にデータをコピーした後、②に示すようにグローバルメモリからシェアードメモリにデータをコピーします。シェアードメモリの変数/配列からホスト側プログラムへのコピーも、③に示すように、グローバルメモリの変数/配列を介して行います。

__shared__修飾子は、図3-6-2の④のようにグローバル領域内、⑤のようにカーネル関数内、⑥のようにカーネル関数から呼ばれる関数内で指定することができます。④は(1)と(3)から、⑤は(2)から、⑥は(4)から使用することができます。

```
#define N (1)
__device__ float dD[N];
__global__ void kernel(){
    __shared__ float dS[N]; ①
    int i;
    for(i=0;i<N;i++){
        dS[i] = dD[i];      ②
        dD[i] = dS[i] + 1.0f; ③
    }
}
```

図3-6-1

```
__shared__ float dS; ④
__global__ void kernel(){
    __shared__ float dT; ⑤
    dS = ~;             (1)
    dT = ~;             (2)
    kernel2();
}
__device__ void kernel2(){
    __shared__ float dU; ⑥
    dS = ~;             (3)
    dU = ~;             (4)
}
```

図3-6-2

図3-6-1でN=1の場合、図3-6-3の①に示すように、4バイトの領域がシェアードメモリ上に確保されます。なお、__shared__修飾子で指定したシェアードメモリは、ブロック内の全スレッドが共有するので、この値は1スレッドではなく1ブロックでの値です。

図3-6-1のプログラムの場合、N=4092までは、②に示すようにシェアードメモリ上に確保できますが、N=4093以上ではシェアードメモリが確保できず、③に示すようにコンパイルエラーになります。

```
$ nvcc -Xptxas -v -arch=sm_13 -c test.cu
ptxas info      : Compiling entry function '_Z6kernelv' for 'sm_13'
ptxas info      : Used 3 registers, 4+16 bytes smem, 4 bytes cmem[14] ①
ptxas info      : Used 4 registers, 16368+16 bytes smem, 4 bytes cmem[1],②
                    4 bytes cmem[14] ②
ptxas info      : Used 4 registers, 16372+16 bytes smem, 4 bytes cmem[1],
                    4 bytes cmem[14]
ptxas error     : Entry function '_Z6kernelv' uses too much shared data ③
                    (0x3ff4 bytes + 0x10 bytes system, 0x4000 max) ③
```

← 図3-6-1でN=1

← 図3-6-1でN=4092

← 図3-6-1でN=4093

図3-6-3

■ 指定方法2(1)(1個の配列を動的に確保)

シェアードメモリに確保したい配列の大きさが、コンパイル時に確定せず、実行時に確定する場合、前述の方法で配列を指定することはできません。このような配列を実行時に動的にシェアードメモリ上に確保する方法を図3-6-4に示します。

まず①で、シェアードメモリに確保したい配列の要素数を設定し、②でバイト数に変換し、それを③で実行構成の3つ目の引数に指定します。3番目の引数は今までの例では指定しませんが、指定しない場合は、デフォルトで0になります。

カーネル関数内で④を指定すると、図3-6-5に示すように、要素数10の配列dSがシェアードメモリ上に動的に確保されます。なお、④は⑤のようにグローバル領域に記述しても構いません。

この方法で確保した配列Sは1次元なので、多次元配列風に取り扱いたい場合は、3-3節で説明したマクロを使用して下さい。

図3-6-6の⑥のシェアードメモリの容量smemの値(16+16)は、コンパイル時に確定している量が表示されます。従って④で確保した配列Sの容量はsmemには現れず、①のlenSの値を変えても⑥のsmemの値は変わりません。

本例では、lenS=4089以上だとシェアードメモリが足りなくなり、プログラムを実行すると③のカーネル関数の実行が失敗します。しかしデフォルトでは何もメッセージが表示されないので、一見プログラムが正常終了したように見えます。図3-6-7の⑨~⑫のエラーメッセージ(4-2節参照)を付加すると、プログラムの実行中に図3-6-6の⑦のエラーメッセージが表示されます。lenS=4097以上だと⑧が表示されます。

```

__device__ float dD[10000];
(extern __shared__ float dS[];) ⑤
__global__ void kernel(int lenS){
extern __shared__ float dS[]; ④
int i;
for (i=0;i<lenS;i++) {
    dS[i] = dD[i];
    dD[i] = dS[i] + 1.0f;
}
}
int main(void){
:
int lenS = 10; ①
int size = lenS*sizeof(float); ②
kernel<<<1,1,size>>(lenS); ③
:
}
    
```

図3-6-4




図3-6-5

```

#include <cutil.h>
__device__ float dD[10000];
void CUDA_ERROR_CHECK(char *msg){
:
} ⑨
__global__ void kernel(int lenS){
extern __shared__ float dS[];
int i;
for (i=0;i<lenS;i++) {
    dS[i] = dD[i];
    dD[i] = dS[i] + 1.0f;
}
} ⑩
int main(void){
:
int lenS = 4089;
int size = lenS*sizeof(float);
kernel<<<1,1,size>>(lenS);
CUDA_SAFE_CALL(cudaThreadSynchronize()); ⑪
CUDA_ERROR_CHECK("kernel");
:
} ⑫
    
```

図3-6-7

```

$ nvcc -Xptxas -v -arch=sm_13 -c test.cu
ptxas info      : Compiling entry function 'Z6kerneli' for 'sm_13'
ptxas info      : Used 4 registers, 16+16 bytes smem, 4 bytes cmem[14] ⑥
                  CUDA error: kernel: invalid argument. ⑦
                  CUDA error: kernel: invalid configuration argument. ⑧
    
```

図3-6-6

図3-6-4で
 ← lenS=10
 ← lenS=4089
 ← lenS=4097

■ 指定方法2(2)(複数の配列を動的に確保)

図3-6-8のように複数の配列(float S1[2], int S2[3], float S3[4])をシェアードメモリに動的に確保する方法を図3-6-9に示します。まず①で、配列S1, S2, S3の要素数を設定し、②でS1, S2, S3の合計の大きさをバイト数に変換し、それを③で実行構成の3つ目の引数に指定します。

カーネル関数内で④を指定すると、図3-6-8に示すように、配列S_ALLがシェアードメモリに動的に確保されます。この配列S_ALLは、配列S1, S2, S3が配置される仮の領域で、プログラム内では使用しないので、④で指定する名前(S_ALL)および型(float)は任意で構いません。

⑤で配列S_ALLを配列S1, S2, S3に切り分けます(図3-6-8参照)。⑤の太線でS1、二重線でS2、波線でS3の属性を指定することに注意して下さい。




図3-6-8

```

__global__ void kernel(int lenS1, int lenS2, int lenS3){
extern __shared__ float S_ALL[];
int i;
float *S1 = (float*)S_ALL;
int *S2 = (int*)&S1[lenS1];
float *S3 = (float*)&S2[lenS2];
for (i=0; i<lenS1; i++) S1[i] = ~;
for (i=0; i<lenS2; i++) S2[i] = ~;
for (i=0; i<lenS3; i++) S3[i] = ~;
:
int main(void){
int lenS1, lenS2, lenS3;
lenS1=2; lenS2=3; lenS3=4;
int size = (lenS1+lenS3)*sizeof(float)
+ lenS2*sizeof(int);
kernel<<<1, 1, size>>>(lenS1, lenS2, lenS3);
:
}

```

図3-6-9

データ型(の大きさ)が異なる配列を上記の方法で確保する場合、配列の順序に注意する必要があります。図3-6-10の1マスは1バイトを表します。図3-6-10では、short型(2バイト)の配列S1[2]とfloat型(4バイト)の配列S2[2]を上記の方法で確保しています。この場合、各配列の先頭は以下の位置に置く必要があります。

配列S1のように1要素が2バイト(short)の配列の先頭は、2バイトの倍数(0, 2, 4, ...)に置く必要があります。同様に、配列S2のように1要素が4バイト(float)の配列の先頭は、4バイトの倍数(0, 4, 8, ...)に置く必要があります。

図3-6-10では、S1, S2がともに上記の条件を満たしており、問題ありません。S1の要素数が1つ増えた図3-6-11では、S2の先頭が4の倍数でない6バイトで開始しているため、上記の条件を満たしておらず、誤動作します。図3-6-11のS1とS2を逆にした図3-6-12では、S1, S2が共に上記の条件を満たしており、問題ありません。図3-6-12のように、1要素のバイト数が大きい順に配列を指定すれば、常にこの条件を満たします。




図3-6-10




図3-6-11




図3-6-12

```

short *S1 = (short*)S_ALL;
float *S2 = (float*)S1[2];

```

```

short *S1 = (short*)S_ALL;
float *S2 = (float*)S1[3];

```

```

float *S2 = (float*)S_ALL;
short *S1 = (short*)S2[2];

```


■ シェアードメモリを使う局面(1)(同一スレッドが同じデータを何度も使用する場合)

図3-6-13(1)を、ブロック数2、ブロック内のスレッド数2で実行した場合の動作を図3-6-14(1)に示します。図3-6-13(1)は、グローバルメモリ上の同じ要素dX[i]を3回ロードしているの、時間がかかります。この場合、図3-6-13(2)のように一時変数tempを導入すると、dX[i]のロードは1回となり、速度が向上します。一時配列temp自体は、図3-6-14(2)に示すように、スレッドごとにレジスタ(高速)に置かれます(3-8節参照)。なお、ホスト側のコンパイラでは、通常、図3-6-13(1)を図3-6-13(2)に自動的に置き換えると思われませんが、CUDAでは、アセンブラリスト(2-7節参照)で調べたところ、置き換えなようです。

例えばレジスタの数が足りないような場合、一時変数tempの代わりにシェアードメモリを使用することができます。プログラムを図3-6-13(3)に示します。シェアードメモリの配列dSは、図3-6-14(3)に示すように、各ブロックごとに確保されるので、ブロック内のスレッド数と同じ要素数(本例では2)にし、スレッドID(本例では0, 1)を添字に使用してアクセスします。なお、本例では、図3-6-13(4)(図3-6-13(2)と似ています)のように、シェアードメモリとしてスカラ変数dSを使用するのは間違いです。シェアードメモリ上の変数dSは、ブロック内の全スレッドからアクセスできるので、図3-6-14(4)に示すように、ブロック内の全スレッドが、配列dXの自分が担当する要素を、同じ変数dSにロードしてしまい、結果が不定になります。この例のように、同一スレッドがグローバルメモリ上の同じデータを何度も使用する場合は、そのデータを一度シェアードメモリにロードしてから使用すると、速度が速くなる場合があります。

```

__global__ void kernel(~)
{
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dA[i] = dX[i];
    dB[i] = dX[i];
    dC[i] = dX[i];
}

```

図3-6-13(1)

```

:
float temp = dX[i];
dA[i] = temp;
dB[i] = temp;
dC[i] = temp;
:

```

図3-6-13(2)

```

:
__shared__ float dS;
dS[threadIdx.x] = dX[i];
dA[i] = dS[threadIdx.x];
dB[i] = dS[threadIdx.x];
dC[i] = dS[threadIdx.x];
:

```

図3-6-13(3)

```

:
__shared__ float dS;
dS = dX[i];
dA[i] = dS;
dB[i] = dS;
dC[i] = dS;
:

```

図3-6-13(4)

✘ 間違い




図3-6-14(1)




図3-6-14(2)




図3-6-14(3)




図3-6-14(4) ✘ 間違い

■ シェアードメモリを使う局面(2)(複数のスレッドが同じデータを使う場合)

以下の例は、N体問題(8-1節参照)や行列乗算(8-4節参照)でシェアードメモリを使う方法の基礎となります。

図3-6-18(1)(2)では、②でブロック数が2、ブロック内のスレッド数が2で実行を行い、①で各スレッドは、配列dA[0]~dA[3]の合計を、配列dBの自分に担当する要素に代入します(全スレッドが全く同じ計算を行っている)ので、計算自体は意味がありません。このプログラムを、シェアードメモリを使用して高速化する方法を説明します。

まず簡単な修正を行います。①では、1スレッドあたり、グローバルメモリ上の配列dAのロードを4回(N=4なので)、配列dBのロード/ストアを各4回行なっており、時間がかかります。そこで図3-6-19(1)の③に示すようにスカラ変数sumを導入し、④、⑤のように変更します。変数sumは、図3-6-19(2)に示すように、各スレッドごとに、高速なレジスタに置かれます(3-8節参照)。

この修正により、1スレッドあたり、④で行う配列dAのロード4回は変わりませんが、配列dBは⑤でロード0回、ストア1回に減少します。

```
#define N (4)
__global__ void kernel(float *dA, float *dB){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dB[i] = 0.0f;
    for(int j=0; j<N; j++){
        dB[i] = dB[i] + dA[j]; ①
    }
}
int main(void){
    :
    kernel<<<2,2>>>(dA, dB); ②
    :
}
```

図3-6-18(1)

```
__global__ void kernel(float *dA, float *dB){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    float sum = 0.0f; ③
    for(int j=0; j<N; j++){
        sum = sum + dA[j]; ④
    }
    dB[i] = sum; ⑤
}
```

図3-6-19(1)




図3-6-18(2)




図3-6-19(2)

次に、シェアードメモリを用いて、図3-6-19(1)の④での、配列dAのロード4回を減少させる方法を説明します。シェアードメモリを導入したプログラムを図3-6-20(1)に示します。
まず全体の動作を説明します。図3-6-20(2)に示すように、まずdA[0], dA[1]を各ブロックのシェアードメモリdS[0], dS[1]にコピーし、加算を行います。次に図3-6-20(3)に示すように、dA[2], dA[3]を各ブロックのシェアードメモリdS[0], dS[1]にコピーし、加算を行います。

以下で図3-6-20(1)の説明をします。

- 図3-6-20(1)の⑥で、シェアードメモリ上に配列dS[2]を確保します(配列dSはブロックごとに確保され、ブロック内のスレッド数が2なので、配列の大きさは2となります)。
- ⑦のjは、ブロック内のスレッド数(本例では2)ずつ反復します(j=0, 2)。j=0のときの動作が図3-6-20(2)、j=2のときの動作が図3-6-20(3)です。
- ⑧で各スレッドは、配列dAのうち、自分が担当する要素を配列dSにコピーします。
- ⑨の __syncthreads()は、同一ブロック内の全スレッド間の同期を取る命令です。あるスレッドが⑨に到達すると、そのスレッドは、そのスレッドが所属するブロック内の全スレッドが⑨に到達するまで、⑨で待機します。全スレッドが到達したら、(全スレッドは)⑩に進みます。本例では、全スレッドが⑥のロードを終了してからでないと⑩の加算を開始できないため、⑨で同期を取ります(同期の詳細は4-1節参照)。なお、図3-6-20(2)(3)の⑨の横線は、同期を取っていないことを表します。
- ⑩と⑪で、各スレッドは配列dS内の全要素を加算します。
- あるスレッドが⑩、⑪を計算しているときに、そのスレッドが所属するブロック内の他のスレッド(2つのスレッドは別のワープに所属)が、⑩、⑪を先に終了し、⑦の次の反復で⑥を実行してしまうのを防ぐため、⑫で再びブロック内の全スレッドの同期を取ります(同期の詳細は4-1節参照)。
- ⑦でj=2となり、図3-6-20(3)の処理を同様に行います。
- 最後に⑬で、合計を配列dBの自分が担当する要素に書き込みます。

図3-6-20(1)では、1スレッドあたり、配列dAのロードが2回(⑦)のループ反復が2回で、1反復あたり⑥でロードを1回なので)に減少します。なお、⑬の配列dBのストア1回は、図3-6-19と同じで変わりません。

この例のように、複数のスレッドがグローバルメモリ上の同じデータを使用する場合、そのデータをシェアードメモリにロードしてから使用すると、速度が速くなることがあります。

■ 割り切れない場合の処理

図3-6-20(1)では、全要素数N(=4)がブロックあたりの全スレッド数(=2)で割り切れませんが、一般には割り切れません。割り切れない場合(例えば要素数N=3)の処理を図3-6-21(1)~(3)に示します。図3-6-21(2)(3)の点線で示した部分の処理を行わないようにするため、図3-6-21(1)の⑭~⑯の下線部を追加しています。なお、図3-6-21(2)(3)の「*」は、加算しない要素(値は不定)を意味します。



- 配列dAの範囲がdA[0]~dA[2]なので、dA[3]からのロードを行わないように、⑭の下線部を指定します。
- 図3-6-21(2)(3)の一番右のスレッドが⑯の加算を行わないように、⑰のif文を指定します。
- ⑮と⑯で設定する変数jjsizeは、配列dS内で加算を行う要素の数(図中の□内の要素数)を示します。図3-6-21(3)で、加算の対象外であるdS[1]の値を加算しないように、⑱の下線部で変数jjsizeを使用します。
- 配列dBの範囲がdB[0]~dB[2]なので、dB[3]へのストアを行わないように、⑲の下線部を指定します。
- 同期を取る __syncthreads()は、同一ブロック内の全スレッドが実行する必要があります。上記でif文を追加したことによって、実行しないスレッドが発生しないように注意して下さい(4-1節参照)。

```

__global__ void kernel(float *dA, float *dB){
    __shared__ float dS[2];           ⑥
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    float sum = 0.0f;
    for(int j=0; j<N; j+=blockDim.x){ ⑦
        dS[threadIdx.x] = dA[j+threadIdx.x]; ⑧
        __syncthreads();              ⑨
        for(int jj=0; jj<blockDim.x; jj++){ ⑩
            sum = sum + dS[jj];        ⑪
        }
        __syncthreads();              ⑫
        dB[i] = sum;                  ⑬
    }
}

```

図3-6-20(1)





```

__global__ void kernel(float *dA, float *dB){
    __shared__ float dS[2];
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    float sum = 0.0f;
    for(int j=0; j<N; j+=blockDim.x){
        if(j+threadIdx.x<N)
            dS[threadIdx.x] = dA[j+threadIdx.x]; ⑭
        __syncthreads(); ⑮
        int jjsize = blockDim.x; ⑯
        if(N-j<blockDim.x) jjsize = N-j; ⑰
        if(i<N){
            for(int jj=0; jj<jjsize; jj++){
                sum = sum + dS[jj]; ⑱
            }
        }
        __syncthreads();
        if(i<N) dB[i] = sum; ⑲
    }
}

```

図3-6-21(1)



■ バンクコンフリクト(1次元配列)

シェアードメモリは、図3-6-23(1)に示すように、16個の区画(バンクと呼びます)に分かれています。各バンクは同時に(並列に)ロード/ストアすることができます(詳細は後述します)。1つのバンクの大きさは4バイトなので、int型(4バイト)やfloat型(4バイト)は1バンクに1要素が入り、double型(8バイト)は連続した2バンクに1要素が入ります。以下ではfloat型(4バイト)を想定して説明します。

図3-6-22では、①で1次元配列S[1000]をシェアードメモリに確保し、②で参照(ロード)しています。配列の要素S[0], S[1], ...は、図3-6-23(1)に示すように、バンク0, バンク1, ...の順に配置されます。

1つのスレッドが担当する要素と、隣のスレッドが担当する要素の間隔のことをストライド(単位は要素数)と呼ぶことにします。図3-6-22の変数strideで、ストライドの値を設定します。

前述のように、メモリ上のデータのロード/ストアは、ハーフワーブ(ワーブ内の前半、または後半の16スレッド)単位に行われます。図3-6-22をブロック数1、ブロック内のスレッド数16(スレッドID=0, 1, ..., 15)で実行した場合、②の配列Sのロードでは、各バンクが同時に(並列に)動作するので、図3-6-23(1)の□に示す16個の↑が一度にロードされ、高速です。

stride=2の場合、図3-6-23(2)に示すように、ハーフワーブ内の各スレッドがロードする要素が、同じバンク内に2個あります(例えばS[0]とS[16])。この場合、まずS[0], S[2], ..., S[14]の要素が一度にロードされ、次にS[16], S[18], ..., S[30]の要素が一度にロードされます。ロードが2回行われるため、図3-6-23(1)よりも速度が低下します。


このように、同一バンク上に、同一ハーフワーブ内の複数スレッドの要素が存在し、ロード/ストアを2回以上で行うことをバンクコンフリクト(コンフリクトは衝突という意味)と呼びます。ロード/ストアが2回の場合を2ウェイのバンクコンフリクトと呼びます。

```

__shared__ float S[1000]; ①
__global__ void kernel(float *dA){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    int stride = 1;
    dA[i] = S[stride*threadIdx.x] + 1.0f; ②
}
    ↖ スレッドID=0, 1, ..., 15
    
```

図3-6-22

● stride=1 : バンクコンフリクトは発生しません。



● stride=2 : 2ウェイ・バンクコンフリクトになります。





図3-6-23(2)


バンクコンフリクトは、ストライドが偶数の場合にのみ発生します。奇数の場合、図3-6-24(1)に示すように、各要素は全バンクに散らばるので、バンクコンフリクトは発生しません。

stride=4, 6, 8, 16(いずれも偶数)とした場合のバンクコンフリクトの様子を図3-6-24(2)~(5)に示します。ストライドが16の場合、すべての要素がバンク0に集中しており、最も遅い16ウェイト・バンクコンフリクトになります。


● stride=3(または奇数) : ストライドが奇数の場合、バンクコンフリクトは発生しません。




● stride=4 : 4ウェイト・バンクコンフリクトになります。



● stride=6 : 6ウェイトでなく、2ウェイト・バンクコンフリクトになります。



● stride=8 : 8ウェイト・バンクコンフリクトになります。



● stride=16 : 16ウェイト・バンクコンフリクトになります。





図3-6-25(1)に示すように、全スレッドが同一要素(S[0])をロードする場合、バンクコンフリクトは起きず、ロードは1回で行われます(ストアでは16ウェイ・バンクコンフリクトになり、結果が不定になります)。倍精度(8バイト)の要素は、単精度(4バイト)の、連続する2個の要素で構成されます。図3-6-25(2)に示すように、倍精度でストライドが1の場合、各要素の左の4バイトのロードと、右の4バイトのロードのそれぞれで、2ウェイ・バンクコンフリクトが発生します。

図3-6-25(3)に示すように、ストライドが18(16より大きい)の場合は、図3-6-23(2)のストライドが2の場合と同じになります。つまり、ストライドが1~16のケースと、ストライドが17~32、33~48、... のケースは、同じバンク・コンフリクトが発生します。まとめると、ストライドの値とバンク・コンフリクトのウェイの数の関係は、図3-6-26の①、②のようになります(単精度の場合)。例えば図3-6-25(3)はストライドが18で、16で割った余りは2なので、図3-6-26の○に示すように、2ウェイ・バンクコンフリクトになります。


● stride=0: バンクコンフリクトは発生しません。

↑(1回)





● 倍精度(8バイト)でstride=1: 2ウェイ・バンクコンフリクトが2回発生します。

← ストライド1



● stride=18: 2ウェイ・バンクコンフリクトになります。



①	ストライドを16で割った余り	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
②	nウェイ・バンクコンフリクト	なし	2	なし	4	なし	2	なし	8	なし	2	なし	4	なし	2	なし	16
③	warp_serializeの値	0	8	0	24	0	8	0	56	0	8	0	24	0	8	0	120

プロファイル(4-5節参照)を使って、バンクコンフリクトの発生状況を知ることができます。図3-6-27(2)に示すように、ファイルconfig(名前は任意)に「warp_serialize」を設定し、図3-6-27(1)の環境変数を設定してジョブを実行すると、図3-6-22に示すファイルlog(名前は任意)が作成され、バンクコンフリクトの回数が表示されます。図3-6-22のプログラムでテストしたところ、図3-6-26の③のように、②と異なる値となりました。②と③の値を比較すると下記の関係になるようですが、真偽は不明です。

$$\text{warp_serializeの値} = (\text{nウェイ・バンクコンフリクト} - 1) \times 8$$

```
export CUDA_PROFILE=1
export CUDA_PROFILE_CONFIG=config
export CUDA_PROFILE_LOG=log
```

```
config warp_serialize
log ~ warp_serialize=[ 16 ]
```

図3-6-27(1)

図3-6-27(2)

図3-6-27(3)

■ バンクコンフリクト(2次元配列)

シェアードメモリ上に確保する配列Sが、2次元の場合について説明します。ブロック内のスレッド数が例えば2次元で16×16の場合、2次元配列SはS[16][16]となり、プログラムは図3-6-28(1)または図3-6-29(1)のようになります。図3-6-28(1)ではバンクコンフリクトは発生しませんが、図3-6-29(1)では16ウェイのバンクコンフリクトが発生し、速度が低下します。この理由と回避方法について説明します。

まずブロック内の16×16のスレッドを図3-6-30に示します。図の横方向がx方向のスレッドID(tx=threadID dx.x)、縦方向がy方向のスレッドID(ty=threadID y.y)を表します。スレッドはx方向の順に並びます(2-4節参照)。一方メモリ上のデータのロード/ストアは、ハーフワープ(ワープ内の前半、または後半の16スレッド)単位に行われます。従って図3-6-30の○内のスレッドが、1つ目のハーフワープになります。

図3-6-28(2)は行列S[16][16]を表します。本書では、図の横方向がS[16][16]の下線部の次元を、図の縦方向がS[16][16]の下線部の次元を表します(1-5節参照)。図3-6-28(1)の①より、図3-6-28(2)の横方向がtx、縦方向がtyになるので、図3-6-30の○のハーフワープ内の各スレッドは、図3-6-28(2)の○内の各要素をアクセスします。一方図3-6-29(2)では、図3-6-29(1)の②に示すようにtxとtyが①と反対なので、図3-6-30の○のハーフワープ内の各スレッドは、図3-6-29(2)の○内の各要素をアクセスします。

C言語では、2次元配列はメモリ上でS[0][0], S[0][1], …の順(図3-6-28(2)の矢印の順)に配置されます(1-5節参照)。従って配列Sは、バンク上では図3-6-28(3)のように配置されます(図中の例えば0[1]はS[0][1]を示します)。図3-6-28(2)の○は、図3-6-28(3)の①~④に示すようにストライド1なので、図3-6-23(1)と同様にバンクコンフリクトは発生しません。一方図3-6-29(2)の○は、図3-6-29(3)の①~④に示すようにストライド16なので、図3-6-24(5)と同様に16ウェイバンクコンフリクトが発生し、速度は低下します。

```

:
__shared__ float S[16][16];
int tx = threadIdx.x;
int ty = threadIdx.y;
~ = S[ty][tx] + 1.0f; ①
:
    
```

図3-6-28(1) ○




図3-6-30 スレッド

```

:
__shared__ float S[16][16];
int tx = threadIdx.x;
int ty = threadIdx.y;
~ = S[tx][ty] + 1.0f; ②
:
    
```

図3-6-29(1) ✕




図3-6-29(2) シェアードメモリ S[16][16]




図3-6-28(3)

↑…↑(16回)




図3-6-29(3)

前ページの図3-6-29(1)のバンクコンフリクトの回避方法を説明します。図3-6-30(1)(2)に示すように、配列Sの2次元目を大きくして奇数にすると、配列Sはバンク内で図3-6-30(3)のように配置されます。これによって、ハーフワード内のスレッド①～④が担当する要素が、異なるバンクに分散するため、バンクコンフリクトは発生しません。このように、余分な配列要素(図中の**P**)を追加することを「パディングする」(padding: 詰め物をすること)と言います。

```

:
__shared__ float S[16][17];
int tx = threadIdx.x;
int ty = threadIdx.y;
S[tx][ty] = ~;
:

```

図3-6-30(1)




図3-6-30(2) シェアードメモリ S[16][17]




図3-6-30(3)

■ 行列乗算での使用例

行列乗算 $C = AB$ をシェアードメモリを使って計算する例(8-4節)の一部を簡化したプログラムを、図3-6-31に示します。①で16×16の2次元小行列sAとsBをシェアードメモリに確保し、④でsAとsBの乗算を行います。図3-6-29(1)と同様に、行列sAとsBの2次元目の大きさが偶数(16)で、かつ、⑤のループを反復させると、⑥の計算で、配列sAは2次元目が、sBは1次元目が反復するので、どちらかの配列でバンクコンフリクトが発生しそうに思われます。ところが実際には、以下で説明するようにバンクコンフリクトは発生しないので、図3-6-30(1)のようにsA[16][17], sB[16][17]にする必要はありません。

図3-6-31の②,③の指定により、ブロック内の16×16のスレッドのIDは図3-6-32のようになります。ブロック内の最初のハーフワープに含まれる16個のスレッドは、○に示す(0,(0))~(15,(0))です(以後スレッド0~15と略記します)。

図3-6-31の⑥で、行列sAの2次元目とsBの1次元目の添字にスレッドIDを使用しているので、sAとsBは図3-6-33のようになります。⑤のループが反復すると、スレッド0~15は、図3-6-33の→の各列の内積を計算します。⑤でk=0,1のときの、⑥でスレッド0と15がロードする行列sAとsB内の要素を、図3-6-34(1)に示します(図中の例えば0は0は、スレッド0がロードする要素を表します)。

ハーフワープ内の全スレッド(0~15)がロードする要素をまとめると、図3-6-34(2)になります。まず行列sAでは、ハーフワープ内の全スレッドが●に示す同一要素をロードするため、図3-6-25(1)で示したようにバンクコンフリクトは発生しません。また行列sBでは、ハーフワープ内の各スレッドが、○に示すようにストライド1でロードするので、図3-6-28(3)と同様にバンクコンフリクトは発生しません。

```

__global__ void kernel(){
    __shared__ float sA[16][16], sB[16][16]; ①
    int j = threadIdx.x; ②
    int i = threadIdx.y; ③
    :
    float sum = 0.0f;
    for (int k=0;k<16;k++){ ④
        sum = sum + sA[i][k]*sB[k][j]; ⑤
    } ⑥
    :
}

```

図3-6-31




図3-6-32




図3-6-33




図3-6-34(1)

図3-6-34(2)

■ シェアードメモリ上の変数/配列の存在する期間

図3-6-35(1)では、①でグローバルメモリ上に変数dDを確保します。3-4節で説明したように、変数dDは、プログラムの開始時にグローバルメモリ上に確保され、プログラムが終了するまで存在します。

図3-6-35(1)を実行すると、④でカーネル関数kernel1が呼ばれ、②で変数dDに値を設定します。次に⑤でカーネル関数kernel2が呼ばれ、③で②で設定したdDの値を参照します。この様子を図3-6-36(1)に示します。このように、④と⑤のカーネル関数間で、グローバルメモリ上の変数dDの値を受け渡すことができま

す。
一方図3-6-35(2)では、①でシェアードメモリ上に変数dSを確保します。本節で説明したように、変数dSは、ブロックがストリーミングマルチプロセッサ上に配置された時点でシェアードメモリ上に確保され、そのブロック内の全スレッドが処理を終了したら解放(消滅)されます。

図3-6-35(2)を実行すると、④で(ブロック数が1で)カーネル関数kernel1が呼ばれ、②で変数dSに値を設定します。前述のように、この変数dSは、④が終了した時点で消滅しています。従って、次に⑤で(ブロック数が1で)カーネル関数kernel2が呼ばれ、③で参照するdSには、②で設定した値は入っていません。この様子を図3-6-36(2)に示します。

このように、複数のカーネル関数間で、シェアードメモリ上の変数dSの値を受け渡すことはできないので注意して下さい(同一カーネル関数内の異なるブロック間でも、受け渡すことはできません)。図3-6-36(3)に示すように、同一のカーネルを複数実行した場合も同様に、変数dSの値を受け渡すことはできません。

```

①  __device__ float dD;
②  __global__ void kernel1(){
③      dD = 99.0f;
④  }
⑤  __global__ void kernel2(float *dA){
⑥      dA[0] = dD;
⑦  }
⑧  int main(void){
⑨      :
⑩      kernel <<<1,1>>>();
⑪      kernel2<<<1,1>>>(dA);
⑫      :

```

図3-6-35(1)

```

①  __shared__ float dS;
②  __global__ void kernel1(){
③      dS = 99.0f;
④  }
⑤  __global__ void kernel2(float *dA){
⑥      dA[0] = dS;
⑦  }
⑧  int main(void){
⑨      :
⑩      kernel <<<1,1>>>();
⑪      kernel2<<<1,1>>>(dA);
⑫      :

```

図3-6-35(2)




図3-6-36(1)




図3-6-36(2)




図3-6-36(3)

3-7 カーネル関数の仮引数

関数を呼び出す側の引数を実引数、関数側の引数を仮引数と呼びます。C言語では、実引数に(配列、ポインタ以外の変数)を指定した場合、データの受渡しは値渡しです(Fortranでは参照渡しです)。値渡しの場合、図3-7-1に示すように、実引数と仮引数はメモリ上の別の領域に存在し、関数が呼ばれたときに、実引数の内容が仮引数にコピーされます(実引数と仮引数は同一名でも構いません)。

CUDAで、ホスト側のプログラムからカーネル関数を呼び出す場合も同じで、図3-7-2に示すように、カーネル関数が呼ばれたときに、ホスト側のメモリにある実引数の内容が、デバイス側のメモリ上にある仮引数にコピーされます。したがって、`cudaMemcpy`を使って明示的にコピーする必要はありません。

仮引数は、図3-7-2のdIに示すように、ブロックごとに1つ、シェアードメモリ上に存在します。カーネル関数内で仮引数のdIを更新した場合は、dIとは別に、各スレッドごとにdIが、レジスタ上に確保されます。




図3-7-1




図3-7-2

カーネル関数の仮引数で指定した変数の特性を以下に示します(3-1節参照)。

- 作成される場所：ブロックごとに、ストリーミング・マルチプロセッサ上のシェアードメモリ(オンチップ:高速)上に作成されます。
 - アクセスできるスレッドの範囲：当該ブロック内の全スレッドからアクセス(参照のみ)可能です。
 - 存在する期間：当該ブロックがストリーミングマルチプロセッサ上に存在している間、存在します。
 - 容量：ブロックあたり256バイト(単精度だと64個)です(「CUDA C Programming Guide」のB.1.4節参照)。
- 図3-7-3の①の下線部のオプションをつけてコンパイルすると、カーネル関数が使用するメモリの種類と容量が表示されます。smemはシェアードメモリを示し、1ブロックあたりの容量が表示されます。図3-7-4は仮引数が整数1個の場合で、②に示すように4バイトの領域がシェアードメモリに確保されます。「+16」の部分は他の用途で使用されていると思われるですが、詳細は不明です。

図3-7-5は仮引数が整数2個の場合で、③に示すように8バイトの領域がシェアードメモリに確保されます。図3-7-6は変数を整数64個の構造体にした場合で、④に示すように64×4=256バイトの領域がシェアードメモリに確保されます。図3-7-6でX[65]以上にすると、前述の256バイトの制限を越えるので、⑤に示すようにコンパイラエラーが表示されます。

```
$ nvcc -Xptxas -v -arch=sm_13 -c test.cu
ptxas info : Compiling entry function '_Z6kerneli' for 'sm_13'
ptxas info : Used 0 registers, 4+16 bytes smem
ptxas info : Used 0 registers, 8+16 bytes smem
ptxas info : Used 0 registers, 256+16 bytes smem
/tmp/tmpxft_000028ee_00000000-7_test.cpp3.i(0):
Error: Formal parameter space overflowed in function _Z6kernel4data
```

- ← 図3-7-4
- ← 図3-7-5
- ← 図3-7-6でX[64]
- ← 図3-7-6でX[65]
- 図3-7-3

```
__global__ void kernel(int dI){
}
```

図3-7-4

```
typedef struct data
{
    int X[64];
} DATA;
__global__ void kernel(DATA dX){
}
```

図3-7-6

```
__global__ void kernel(int dI, int dJ){
}
```

図3-7-5

3-8 カーネル関数内で宣言したローカル変数

カーネル関数内で宣言した、ローカル変数/配列の特性を以下に示します(3-1節参照)。

- 作成される場所：スレッドごとに、ストリーミング・マルチプロセッサ上のレジスタ(オンチップ:高速)に作成されます。レジスタを使いきった場合は、デバイスメモリ内のローカルメモリ(オフチップ:低速)上に作成されます。
- アクセスできるスレッドの範囲：当該スレッドのみからアクセスすることができます。
- 存在する期間：当該スレッドが実行を開始してから終了するまでの間、存在します。
- 容量：ストリーミングマルチプロセッサあたり利用可能なレジスタ数は、16384個(1つのレジスタは4バイト)です。1スレッドで使用できるレジスタ数は不明ですが、下記テストでは50個程度でした。

図3-8-1のプログラムを、図3-8-3の①の下線部のオプションをつけてコンパイルすると、②に示すように、スレッドあたりの使用レジスタ数が4個と表示されます。このうち1個は、図3-8-1の下線部に示すローカル変数dLで、他の3つは、内部的に作業域として使用されるレジスタです(詳細はアセンブラリスト(2-7節)を参照して下さい)。

カーネル関数内で複数のローカル変数を使用している場合、各ローカル変数にレジスタが1つずつ固定される訳ではなく、ある変数の使用がプログラム内で終了したら、その変数に割り当てられたレジスタは他の変数に割り当てられ、使い回されます。

図3-8-2では、ローカル変数として(変数iと)配列dL[N](N=40)を使用しています。この場合、図3-8-3の③に示すように、使用レジスタ数は全部で50個になりました。次にN=41にしたところ、レジスタを使いきり、④に示すように、デバイスメモリ上のローカルメモリ(lmem)が使用されました。このような場合、ローカルメモリは低速なので、可能であれば、使用するレジスタ数を減らすようにプログラムを修正し、ローカル変数の使用はなるべく避けるようにして下さい。

Nをさらに増やしたところ、⑤に示すように、N=4096まではローカルメモリが使用されますが、N=4097以上では、⑥に示すようにコンパイルエラーとなりました。これは、スレッドあたりのローカルメモリの上限である16KBの制限('CUDA C Programming Guide'のG.1節参照)を越えたためだと思われます。

```
__device__ int dD;
__global__ void kernel(){
    int dL;
    dL = dD + 1;
    dD = dD*dL;
}
```

図3-8-1

```
#define N (40)
__device__ int dD[N];
__global__ void kernel(){
    int i, dL[N];
    for(i=0; i<N; i++){
        dL[i] = dD[i] + i;
    }
    for(i=0; i<N; i++){
        dD[i] = dL[i];
    }
}
```

図3-8-2

\$ nvcc -Xptxas -v -arch=sm_13 -c test.cu	①
ptxas info : Compiling entry function '_Z6kernelv' for 'sm_13'	
ptxas info : Used 4 registers, 4 bytes cmem[14]	②
ptxas info : Used 50 registers, 4 bytes cmem[14]	③
ptxas info : Used 7 registers, 164+0 bytes lmem, 4 bytes cmem[1], 4 bytes cmem[14]	④
ptxas info : Used 3 registers, 16384+0 bytes lmem, 4 bytes cmem[1], 4 bytes cmem[14]	⑤
ptxas info : Used 3 registers, 16388+0 bytes lmem, 4 bytes cmem[1], 4 bytes cmem[14]	
ptxas error : Entry function '_Z6kernelv' uses too much local data (0x4004 bytes, 0x4000 max)	⑥

← 図3-8-1

← 図3-8-2でN=40

← 図3-8-2でN=41

← 図3-8-2でN=4096

← 図3-8-2でN=4097

図3-8-3

本章では、CUDAプログラミングの基本項目のうち、前章までで説明していない項目を説明します。

4-1 並列化と同期

本節では、同期に関連する項目をまとめます。CUDA化したプログラムで、同期を取るべき箇所で同期を取るのが忘れられた場合、例えば、同一プログラムを100回実行し、99回は計算結果が正しく、1回だけ計算結果がおかしくなる、などの現象が起こる可能性があります(99回計算結果が正しくても、プログラムとしては間違いの言うまでもありません)。このため、同期の指定については十分に注意する必要があります。なお、本節で紹介する方法以外に、threadfence()というCUDA関数が提供されていますが、使用方法がよく分からないので、説明は省略します。

■ 同期の取り忘れとプログラムの正当性の保証

図4-1-1(1)のプログラムを、間違えて図4-1-1(2)にしてしまった場合のように、通常のプログラムのバグは、実行すると必ず計算結果がおかしくなり、バグに気が付きませす。

```
m = 2;
printf("%d\n", m);
```

図4-1-1(1) ○

```
m = 1;
printf("%d\n", m);
```

図4-1-1(2) ✕

CUDA化した図4-1-2(1)のプログラムで、カーネル関数を2スレッドで実行した場合、__syncthreads()で同期を取っているため、①と②が両方終了した後に③が実行され、 $sum = 1.0 + 2.0 = 3.0$ となります。一方、__syncthreads()を指定し忘れた図4-1-2(2)の場合、①、②、③の順番に実行された場合は計算結果はおかしくなりますが($sum = 1.0 + 未定義$)、図4-1-2(3)の①、②、③の順番に実行された場合は、図4-1-2(1)と同じ実行順序なので、計算結果は(たまたま)正しくなります。

このように、同期を取り忘れた場合、実行しても計算結果がおかしくならず、バグに気付かないことがあります。同期を取り忘れたのに計算結果がおかしくならない確率は、プログラムのロジックや、データの規模によって異なります(例えばテスト用の小規模データだと結果が(たまたま)正しかったのが、本番用の大規模データで実行したら結果がおかしくなるなど)。

計算結果がおかしくならない確率が1%程度であれば、テストするとほぼ計算結果がおかしくなり、バグに気付きますが、計算結果がおかしくならない確率が99%だと、テストしても100回のうち99回は計算結果が正しくなるので、バグに気付かない可能性が高くなります。言いかえると、テストを何万回行なっても、同期を取り忘れたバグが絶対に含まれていないとは断言できません。

従って、CUDA化したプログラムのどこで同期を取る必要があるのかを、ユーザーが自分の責任で、プログラムのロジックから慎重に判断する必要があります。

一方、同期は時間がかかるので、同期を取る必要がない部分でむやみに同期を取ると、遅くなります。

スレッド① スレッド②

```
① ds[0] = 1.0;
   __syncthreads();
③ sum = ds[0] + ds[1];
   3.0  1.0  2.0
```

図4-1-2(1) バグなし;結果が正しい

スレッド① スレッド②

```
① ds[0] = 1.0;
② sum = ds[0] + ds[1];
   ?  1.0  未定義
```

図4-1-2(2) バグあり;結果がおかしい

スレッド① スレッド②

```
① ds[0] = 1.0;
③ sum = ds[0] + ds[1];
   3.0  1.0  2.0
```

図4-1-2(3) バグあり;(たまたま)結果が正しい

■ 同一ワーブ内の全スレッド(32スレッド)の同期

まず同一ワーブ内の全スレッド(32スレッド)の同期について説明します。図4-1-3(1)に示すように、ブロック数1、ブロック内のスレッド数32(=ワーブ数1)でカーネル関数を実行し、同一ワーブ内の32スレッド全てが①のステートメントを完了した後、②のステートメントを実行したいと思います。

図4-1-3(1)のプログラムを実行すると、2-4節で説明したように、図4-1-3(2)の①を8スレッドずつ連続に実行し、その後②を8スレッドずつ連続に実行します(③で一度中断する場合があります)。従って①を全スレッドが終了した後、②の実行に入るので、上記の下線部のように動作します。まとめると、同一ワーブ内の連続した32スレッド内では、①と②の間で、__syncthreads()を使用して明示的に同期を取らなくても、自動的に同期が取られます(「CUDA C Programming Guide」5.4.3節参照)。

この性質は、以下のような場合に適用することができます。

- 同期を使用する計算で、ブロックあたり32スレッド(1ワーブ)で実行すれば、__syncthreads()で同期を取る必要がなくなり、同期のオーバーヘッドを減らすことができます。ただしブロックあたり32スレッドの場合、6-1節で説明するように、1つのストリーミング・マルチプロセッサあたりに同時に存在できるワーブ数が少なくなり、グローバルメモリのロード/ストアの時間が増加する可能性があります。
- 同期を使用する計算で、計算を担当するスレッド数が次第に減少する場合(例えば8-3節の合計を求める計算など)、ブロックあたりのスレッド数が32以下になったら__syncthreads()で同期を取るのをやめるようにすれば、同期のオーバーヘッドを減らすことができます。

逆に、①と②の間で明示的に同期を取るべきなのに取らなくなったプログラムを、ブロックあたり32スレッド以下でテストしたため自動的に同期が取られ、計算結果が(たまたま)合っていたというケースも考えられます。この場合は、スレッド数を多くすると計算結果がおかしくなり、バグが表に現れます。従って、同期を使用するプログラムのテストは、ある程度たくさんのブロック数、スレッド数で行うようにして下さい。なお、次ページの説明では、図4-1-3(2)を図4-1-3(3)のように簡略化して表します。

```

_global__ void kernel(){
    ①;           ← 同期
    ②;
}

:
kernel<<<1,32>>();
:
    
```

図4-1-3(1)




図4-1-3(2)

図4-1-3(3)

■ 同一ブロック内の全スレッドの同期

図4-1-4(1)に示すように、ブロック数2、ブロック内のスレッド数64(=ワーブ数2)でカーネル関数を実行し、各ブロックで、同一ブロック内の64スレッド全てが①のステートメントを完了した後、②のステートメントを実行したいとします(シミュレーションメモリ(3-6節参照)を使用する場合にこの状況が発生します)。







図4-1-4(1)では明示的に同期を取っていません。この場合の動作例を図4-1-5(1)に示します。ブロックID=0では、④・⑤の全スレッドが①を実行した後、④・⑤のスレッドが②を実行しており、(たまたま)上記

のように動作しています。一方ブロックID=█では、▣・▢のストレッドが②を実行した後、▣・▢のストレッドが①を実行しており、上記のように動作していません。

この場合、図4-1-4(2)に示すように、①と②の間に__syncthreads()を挿入すると、図4-1-5(2)に示すように、各ブロックで、▣・▢の全ストレッドが①を実行した後②を実行するので、上記のように動作します。なお、__syncthreads()を使用した場合、1つのストリーミング・マルチプロセッサあたり、複数のブロック数が推奨されます(詳細は6-1節参照)。




■ 全ブロック内の全ストレッドの同期

図4-1-5(3)に示すように、全ブロック内の全ストレッドが①のステートメントを完了した後、②のステートメントを実行したい場合、図4-1-4(3)に示すように、①と②を別のカーネル関数にする必要があります。kernel1が終了した後、kernel2の実行が開始するので、同期が取られたのと同じ動作になります。



■ __syncthreads()に関する補足(1)

- 図4-1-6(1)では、②で指定した1ブロック32ストレッドのうち、IDが▣～▢のストレッドのみが①で同期を取っていますが、このような使用方法は誤りです(「CUDA C Programming Guide」B.6節参照)。同一ブロック内の全ストレッド(本例ではストレッドID▣～▢)が、同一の__syncthreads()で同期を取る必要があります。
- 図4-1-6(2)では、同一ブロック内の各ストレッドが、③と④のいずれかの__syncthreads()で同期を取っていますが、このような方法は誤りです。図4-1-6(3)の⑤に示すように、同一ブロック内の各ストレッドが、同一の__syncthreads()で同期を取るようにして下さい。



■ __syncthreads()に関する補足(2)

図4-1-7のプログラムを、⑩に示すように1ブロック、ブロックあたり4スレッドで実行するとします。実際には32スレッドより多い場合を想定しますが(32スレッド以下だと、図4-1-3(1)(2)に示したように自動的に同期が取られるため)、ここでは説明を簡単にするため、4スレッドとします。

- ①のループは2反復します。1反復目は、図4-1-8(1)の②に示すように、各スレッドは配列dAの自分が担当する■,●の要素を、シェアードメモリ上の配列dSにロードします。
- 全スレッドが②のロードを完了してから、④を実行するようにするため、③でブロック内の全スレッドが同期を取ります。
- ④で各スレッドは、dS[0]~dS[3]内の■,●を使用して計算を行います。
- 全スレッドが④を完了してから、ループの2反復目の⑥を実行する必要があるため、⑤でブロック内の全スレッドが同期を取ります(詳細は後述します)。
- ①のループが2反復目になり、図4-1-8(2)に示すように、⑥,⑦,⑧,⑨で☆,△の処理が同様に行われます。

③の同期が必要なのは明らかです。ここでは⑤の同期の必要性について説明します。1つのワープには連続する32スレッドが含まれますが、説明を簡単にするため、1ワープは2スレッドで、1つ目のワープにはスレッドID①,②が含まれ、2つ目のワープにはスレッドID③,④が含まれるとします(図中の○が1つのワープを表します)。

⑤の同期を指定しなかった場合、どうなるかを説明します。図4-1-8(1)で、例えばスレッドID④,①の所属するワープが先に④を終了し、スレッドID③,②はまだ④を実行しているとします。図4-1-8(3)に示すように、スレッドID④,①はループの2反復目の⑥で☆をdS[0],dS[1]にロードします。このためスレッドID③,②は④で、■でなく☆を使って計算してしまい、結果がおかしくなります。

以上より、図4-1-7のように、カーネル関数内にループがあり、その中で__syncthreads()を使用して同期を取る場合、1回でなく2回同期を取る必要がある場合があるので注意して下さい。

```

__global__ void kernel(*dA){
:
:
:   kernel<<<1,4>>>();
:
:   ⑩
}

```

```

①
for(j=0;j<8;j+=4){
②
  dS[threadIdx.x] = dA[j+threadIdx.x];
  __syncthreads();
③
  各スレッドはdS[0]~dS[3]を使用して計算
④
  __syncthreads();
⑤
}

```

図4-1-7




図4-1-8(1)




図4-1-8(2)




図4-1-8(3)

■ cudaThreadSynchronize()

3 - 2 節で説明したように、図4-1-9(1)の①のカーネル関数は非同期関数なので、①をコールすると、ホスト側のプログラムは、ただちに(待機せずに)次の②の処理を実行します。そして、(もし必要であれば)③で同期を取るためのCUDA関数cudaThreadSynchronize()を実行すると、ホストプログラムは③で待機し、③より前にコールされた全てのCUDA関数とカーネル関数(本例では①)が終了したかどうかをチェックする場合(4 - 2 節参照)や、経過時間の測定(4 - 4 節参照)などに用いられます。

図4-1-9(2)の①のように、非同期関数のCUDA関数(例えばcudaMemcpyAsync: 6 - 3 - 1 節参照)の場合も、(もし必要であれば)③で同期を取ります。③の同期は、ホスト側プログラムの計算と、ホストとデバイス間のコピーをオーバーラップさせて、実行時間を短縮する場合に用いられます(6 - 3 - 1 節参照)。




図4-1-9(1)

図4-1-9(2)

■ 連続した2つのループの依存関係

図4-1-10(1)の2つのループはお互いに依存関係がないので、図4-1-10(2)のようにループを合体化することができます。図4-1-10(1)の状態をCUDA化すると図4-1-11(1)となり、図4-1-10(2)の状態をCUDA化すると図4-1-11(2)となります。図4-1-11(2)の方がカーネル関数を呼び出す回数が出す回数が少ないため、オーバーヘッドも少なくなります。

```

:
for(i=0;i<8;i++){
    A[i] = A[i] + 1.0f;
}
for(i=0;i<8;i++){
    B[i] = B[i] + 2.0f;
}
:

```

図4-1-10(1)

```

:
for(i=0;i<8;i++){
    A[i] = A[i] + 1.0f;
    B[i] = B[i] + 2.0f;
}
:

```

図4-1-10(2)

```

__global__ void kernel1(float *dA){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dA[i] = dA[i] + 1.0f;
}

__global__ void kernel2(float *dB){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dB[i] = dB[i] + 2.0f;
}

:
kernel1<<<2,4>>>(dA);
kernel2<<<2,4>>>(dB);
:

```

図4-1-11(1)

```

__global__ void kernel(float *dA,float *dB){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dA[i] = dA[i] + 1.0f;
    dB[i] = dB[i] + 2.0f;
}

:
kernel<<<2,4>>>(dA,dB);
:

```

図4-1-11(2)

次に、図4-1-12(1)の2つのループについて検討します(配列Aは元々ゼロクリアされています)。このループを実行すると、図4-1-13(1)に示すように、①の設定が全て終了した後、②が実行されます。一方、2つのループを合体した図4-1-12(2)(間違い)を実行すると、図4-1-13(2)の(1),(2),(3)の順に処理が行われ、最終的に図4-1-13(3)となり、図4-1-13(1)と計算結果が変わってしまいます。つまり、図4-1-12(1)のように、2つのループ間に下線に示す依存関係がある場合、図4-1-12(2)のように合体することはできません。

図4-1-12(1)をCUDA化した図4-1-14(1)の動作を図4-1-15(1)に示します。図4-1-14(1)のようにカーネル関数を2回呼び出した場合、前述の「■ 全ブロック内の全スレッドの同期」で説明したように、全ブロック内の全スレッドで同期が取られます。従って、ブロックID0の全スレッドが図4-1-15(1)の[1]を、ブロックID1の全スレッドが[2]を終了した後、[3],[4]が処理され、図4-1-13(1)と同じ(正しい)結果が得られます。

一方、図4-1-14(2)(間違い)の状態をCUDA化した図4-1-14(2)を実行した場合、たまたま図4-1-15(1)の順番で実行された場合は結果が正しくなり、図4-1-15(2)のようにブロック0が[1],[2]を終了した後、ブロック1が[3],[4]を実行すると、✖の部分で結果がおかしくなります(配列dBは元々ゼロクリアされているとします)。以上より、図4-1-12(1)(2)のように、依存関係のある2つのループを1つにしてCUDA化した場合、偶然結果が正しくなり(ただしプログラムは間違い)、バグに気付かない可能性があるのに注意して下さい。

```

:
for(i=0;i<8;i++){
    A[i] = (float)i;          ①
}
for(i=1;i<7;i++){
    B[i] = A[i-1] + A[i+1];    ②
}
:

```



```

:
for(i=0;i<8;i++){
    A[i] = (float)i;          (1)(2)(4)
    if(1<i && i<7) B[i] = A[i-1] + A[i+1];    (3)(5)
}
:

```

図4-1-12(2) ✖ 間違い

図4-1-12(1)



```

__global__ void kernel1(float *dA){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dA[i] = (float)i;
}

__global__ void kernel2(float *dA, float *dB){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    if(1<i && i<7) dB[i] = dA[i-1] + dA[i+1];
}

:
kernel1<<<2,4>>>(dA);
kernel2<<<2,4>>>(dA, dB);
:

```

図4-1-14(1)




図4-1-15(1)




図4-1-15(2)

■ アトミック関数

図4-1-16(1)に示すように、グローバルメモリ上の変数*icount*に「0」が入っていて、スレッド④と①がそれぞれ1を加算し、*icount*を最終的に「2」にしたいとします。ところが図4-1-16(1)(2)の④～⑥の順に動作した場合、*icount*は「1」になってしまいます。このように、並列計算では、複数のスレッドがほぼ同時に同じ変数に加算を行うと、タイミングによって結果がおかしくなることがあります(5-2節参照)。





CUDAでは、排他制御を行うアトミック関数が提供されています。図4-1-17(1)のように加算のアトミック関数*atomicAdd*を使用した場合、図4-1-17(2)に示すように、スレッド④が*atomicAdd*の実行を開始した直後にスレッド①が*atomicAdd*を実行すると、スレッド①は待機状態になります。そしてスレッド④が加算を終了したら、スレッド①の待機状態が解除され、加算を開始します。

プログラム例を図4-1-18に示します。(1)でグローバルメモリ上の変数*icount*に初期値「0」を設定します。(2)を実行すると、加算前の*icount*の値が変数*i*に代入された後、*icount*に「1」が加算されます。試しに、(3),(4)で、*i*(=0,1,2,...)番目の加算を行ったブロックIDとスレッドIDを記録して(6)で書き出すようにし、(5)に示すように10ブロック、1ブロックあたり4スレッドで実行したところ、図4-1-19の①,②,...の順番に(2)が実行されていきました(実行順序は毎回変わります)。なお、*atomicAdd*に指定する*icount*は、シェアードメモリ上の変数も指定可能で、6-2節の「方法3」の*cudaHostAllocMapped*で指定した変数は指定できません。また*Compute Capability* 1.3では、*icount*には整数のみが指定可能です。

アトミック関数は、処理をどこまで終了したかを記録するためのカウンターなどに使用することができます。ただし、図4-1-18のように全スレッド④のみが実行した方が、アトミック関数のオーバーヘッドが各ブロックの代表スレッド(例えばスレッド④)のみが実行した方が、アトミック関数のオーバーヘッドが少なくなります。

提供されているアトミック関数を以下に示します(「CUDA C Programming Guide」(B.10)参照)。

- `atomicAdd(), atomicSub(), atomicExch(), atomicMin(), atomicMax(),`
- `atomicInc(), atomicDec(), atomicCAS(), atomicAnd(), atomicOr(), atomicXor()`



```

__device__ int icount = 0;
__global__ void kernel(int *dBID, int *dTID){
    int i = atomicAdd(&icount, 1);
    dBID[i] = blockIdx.x;
    dTID[i] = threadIdx.x;
}
    
```

図4-1-18

```

:
kernel<<<10, 4>>>(dBID, dTID)
dBIDをBIDに、dTIDをTIDにコピーします。
for(i=0; i<40; i++){
    printf("%d %d %d\n", i, BID[i], TID[i]);
}
:
    
```

(5)

図4-1-19
ブロックID
スレッドID

0	1	2	3	4	5	6	7	8	9
01	02	03	04	05	06	07	08	09	10
11	12	13	14	15	16	17	18	19	20
21	22	23	24	25	26	27	28	29	30
31	32	33	34	35	36	37	38	39	40

本節では、CUDA化したプログラムのエラーチェックに関する説明をします。

■ CUDAランタイムAPIとカーネル関数のエラーチェック

図4-2-1のプログラムにはエラーが2つあります。まず、①で指定しているデバイス側の配列dAの大きさが大き過ぎます。また、③で指定しているブロックあたりのスレッド数が上限(512)を越えています。ところがこのプログラムを実行すると、図4-2-4の⑮に示すように⑤が表示され、一見正常に動作しているように見えます。しかし実際には①、③のエラーのため、カーネル関数は動作していません。このように、CUDAのプログラムでは、特に何も指定しない場合、エラーが発生してもメッセージは出さず、異常終了もありません。

②、④などのCUDA関数で発生したエラーをチェックしたい場合、⑧、⑫のようにCUDA関数を「CUDA_SAFE_CALL(~)」で囲みます。そして⑥を指定し、⑯の下線部(1-4節で導入したCUDA SDK)を指定してコンパイル/リンクします。プログラムを実行し、⑧でエラーが発生すると、異常終了して⑰に示すようにエラー発生箇所とエラー内容が表示されます。なお、「CUDA_SAFE_CALL」の代わりに、図4-2-3の⑭の「cutilSafeCall」を使用することもできます。この場合、⑥の代わりに⑱を指定し、出力メッセージは⑲となります。

③のカーネル関数で発生したエラーをチェックしたい場合、⑦の関数(関数名は任意)を使用します。そして⑨でカーネル関数を呼び出した直後の⑩で同期を取り、⑪を指定します。すると、実行中にカーネル関数内でエラーが発生した場合、カーネル関数終了後の⑫でエラーが検出され、⑭が表示されます(⑯の下線部には、⑫のカッコ内で指定したカーネル関数名が表示されます)。なお、⑨のカーネル関数内で発生したエラーは、種類によっては⑩のCUDA_SAFE_CALLで検出され、メッセージが表示される場合があります。本書では、紙面の都合でエラーチェックルールの⑭は省略しますが、必ず指定するようにして下さい。

```

__global__ void kernel(float *dA){
:
}

int main(void){
    float *dA;
    size_t size = 1000000000*sizeof(float); ①
    cudaMalloc((void**)&dA,size); ②
    kernel<<<1,513>>>(dA); ③
    cudaFree(dA); ④
    printf("OK\n"); ⑤
:
}

```

図4-2-1

```

#include <util_inline.h>
:
cutilSafeCall(cudaMalloc((void**)&dA,size)); ⑬
: ⑭

```

図4-2-3

```

$ nvcc (最適化オプション) test.cu ⑮
OK (図4-2-1の実行結果) ⑮
$ nvcc (最適化オプション) test.cu -I$HOME/NVIDIA_GPU_Computing_SDK/C/common/inc ⑯
Cuda error in file 'test.cu' in line 17 : out of memory. (図4-2-2の⑧の行
    ⑰ 17行目;本例では図4-2-2の⑧の行
test.cu(17) : cudaSafeCall() Runtime API error : out of memory. (図4-2-3の実行結果) ⑲
    ⑰ 17行目;本例では図4-2-2の⑧の行
CUDA error in kernel: invalid configuration argument. (図4-2-2の実行結果) ⑲

```

図4-2-4

```

#include <cutil.h> ⑥
void CUDA_ERROR_CHECK(char *msg){
    cudaError_t status = cudaGetLastError();
    if (status != cudaSuccess){ ⑦
        printf("CUDA error in %s: %s.\n",msg,
            cudaGetErrorString(status));
        exit(-1);
    }
}

__global__ void kernel(float *dA){
:
}

int main(void){
    float *dA;
    size_t size = 1000000000*sizeof(float);
    CUDA_SAFE_CALL(cudaMalloc((void**)&dA,size)); ⑧
    kernel<<<1,513>>>(dA); ⑨
    CUDA_SAFE_CALL(cudaThreadSynchronize()); ⑩
    CUDA_ERROR_CHECK("kernel"); ⑪
    CUDA_SAFE_CALL(cudaFree(dA)); ⑫
    printf("OK\n");
:
}

```

⑮

⑯

⑲

■ セグメンテーション・フォールトのチェック

図4-2-5(1)では、①に示すように大きさ30の配列dAを使用します。③で、1ブロック、ブロック内のスレッド数32で実行した場合、図4-2-6(1)に示すように、②でスレッドID③と④は、配列dAの範囲を越えた部分にアクセスします。これをセグメンテーション・フォールトと呼び、メモリの内容が破壊されてプログラムが誤動作する可能性があります。図4-2-5(1)の場合、以下のいずれかの方法で対処する必要があります。

(1) 図4-2-5(2)の⑤のif文を付け、配列dAの範囲を越えたスレッドは、配列dAをアクセスしないようにします。本例より複雑な例を、3-6節の「■ 割り切れない場合の処理」に示します。本書では、紙面の関係で、if文によるチェックは基本的に省略しますが、実際のプログラムでは、適切に処理を行って下さい。

(2) 図4-2-6(2)に示すように、配列dAの大きさを、全スレッド数と同じ32(実際に計算するのは30要素)にします(⑤のif文は不要となります)。本来計算を行わないスレッドID③と④が計算を行うので、配列dA[30], dA[31]を適当な値で初期化しないと、演算例外(オーバーフローやゼロ除算)を生じる可能性があります。

図4-2-5(1)を通常に行なった場合、発生したセグメンテーション・フォールトは検出されず、プログラムは異常終了せず、メッセージも表示されません。図4-2-2のチェックルートを付加しても同様です。

CUDAで提供されている「cuda-memcheck」コマンドを使うと、セグメンテーション・フォールトを検出することができ、詳細はcuda-memcheckのマニュアル(付録参照)を参照して下さい。図4-2-7の⑥の下線部を付けて実行すると(実際はシミュエルを使用して実行します)、⑦の下線部に示すように、カーネル関数kernel内で、読み込み時にセグメンテーション・フォールトが発生したことが表示されます。

⑥の場合は、エラーが1回表示されたら終了しますが、⑤の下線部を付けて実行すると、⑨、⑩に示すように、すべてのエラー(本例では③、④)に対するエラー⑪が表示されます(図4-2-5(1)で関数kernel2は省略しています)。

セグメンテーション・フォールトが発生しなかった場合は⑪が表示されません。cuda-memcheckは、デバッグ(CUDA-GDB)内で使用することもできます。なお、cuda-memcheckを付けて実行すると速度が遅くなるので、デバッグのときのみ使用して下さい。

```
#define N (30)
__global__ void kernel(float *dA){
  int i = blockIdx.x*blockDim.x + threadIdx.x;
  dA[i] = dA[i] + 1.0f;
}

int main(void){
  float *dA;
  size_t size = N*sizeof(float);
  cudaMalloc((void**)&dA,size);
  :
  kernel <<<1,32>>>(dA);
  kernel2<<<1,32>>>(dA);
  :
}
```

図4-2-5(1)

```
__global__ void kernel(float *dA){
  int i = blockIdx.x*blockDim.x + threadIdx.x;
  if(i<N) dA[i] = dA[i] + 1.0f;
}
```

図4-2-5(2)

スレッドID ① ② ③ ... ②9 ③0 ③1

0 1 2 3 ... 29 30 31

図4-2-6(1) dA ①. ②. ③. ... 29. ✗

図4-2-6(2) dA ①. ②. ③. ... 29. ✗

```
$ cuda-memcheck a.out
==== CUDA-MEMCHECK
==== Invalid read of size 4
==== at 0x00000028 in kernel
==== by thread (30,0,0) in block (0,0)
==== Address 0x00100078 is out of bounds
====
==== ERROR SUMMARY: 1 error
$ cuda-memcheck --continue a.out
==== CUDA-MEMCHECK
==== Invalid read of size 4
==== at 0x00000028 in kernel
==== by thread (30,0,0) in block (0,0)
==== Address 0x00100078 is out of bounds
====
==== Invalid read of size 4
==== at 0x00000028 in kernel2
==== by thread (30,0,0) in block (0,0)
==== Address 0x00100078 is out of bounds
====
==== ERROR SUMMARY: 2 errors
$ cuda-memcheck a.out
==== CUDA-MEMCHECK
==== ERROR SUMMARY: 0 errors
```

図4-2-7

■ グローバルメモリのクリア

図4-2-10は単純な加算のプログラムで、図4-2-8(1)に示すように、以下の処理を行います。

- ②でホスト側の配列A[3], B[3]を確保し、③で配列Aに値を設定し、④でデバイス側の配列dAにコピーします。
- ⑤で1ブロック、ブロックあたり3スレッドでカーネル関数を実行します(⑤の横線の意味は後述します)。
- 各スレッドは、①で配列dAに10.0を加算し、配列dBに代入します。
- ⑥で、配列dBをホスト側の配列Bにコピーし、⑦で書き出し、図4-2-9の(1)が表示されます。

図4-2-10のプログラムを実行した直後、誤って、例えば図4-2-10の⑤の部分削除してしまったり、す。ところがこのプログラムをコンパイルし、前と同じ計算機で実行すると、図4-2-9の(1)と同じ(正しい)結果が表示されてしまいます。この原因を説明します。最初の実行時の配列dBの値(図4-2-8(1)参照)が、グローバルメモリにそのまま残っていたため、⑤を削除した図4-2-10を実行し、図4-2-8(2)の↓が実行されななくても、残っていた配列dBの結果が、⑦でホスト側の配列Bにコピーされ、正しい結果が表示されました。このような場合、図4-2-11のように、配列dBをゼロクリアしてから計算を行えば、図4-2-8(3)のようになり、実行すると図4-2-9の(2)が表示されてプログラムのバグに気が付くことができます。また、図4-2-12の⑩のように、CUDA関数cudaMemset(詳細は「CUDA Reference Manual」を参照)を使用しても、配列dBをゼロクリアできます(配列dBをcudaMallocPitchで確保した場合は、cudaMemset2Dでゼロクリアします)。

このように、プログラムをCUDA化する際、修正を間違えたのに、メモリ上に残っていた正しい計算結果が表示されていたため、修正間違いに気づけなかったということがありますので、注意して下さい。また、セキュリティ上の理由から、グローバルメモリ上のデータを消去したい場合も、cudaMemsetなどで明示的に消去して下さい。




図4-2-8(2)

```
#define N (3)
_global__ void kernel(float *dA, float *dB){
    int i = blockIdx.x*blockDim.x + threadIdx.x; ①
    dB[i] = dA[i] + 10.0f;
}

int main(void){
    float A[N], B[N];
    float *dA, *dB;
    for(i=0; i<N; i++){
        A[i] = (float)i;
    }
    size_t size = N*sizeof(float);
    cudaMalloc((void*)&dA, size);
    cudaMalloc((void*)&dB, size);
    cudaMemcpy(dA, A, size, cudaMemcpyHostToDevice);
    kernel<<<1,3>>>(dA, dB); ⑤
    cudaMemcpy(B, dB, size, cudaMemcpyDeviceToHost);
    printf("%f %f %f\n", B[0], B[1], B[2]); ⑦
}
: ⑥
```

図4-2-10

10.000000	11.000000	12.000000	①
0.000000	0.000000	0.000000	②

図4-2-9

```
:
for(i=0; i<N; i++){
    B[i] = 0.0f;
}
cudaMemcpy(dB, B, size, cudaMemcpyHostToDevice);
kernel<<<1,3>>>(dA, dB); ⑤
:
: ⑧
```

図4-2-11

```
:
size_t size = N*sizeof(float);
cudaMemset(dB, 0, size); ⑩
kernel<<<1,3>>>(dA, dB); ⑤
:
: ⑤
```

図4-2-12

■ 倍精度プログラムと -arch=sm_13

図4-2-13は倍精度のプログラムです。図4-2-14(1)に示すように、ホスト側の②で配列A[0]に1.0を設定し、③でデバイス側の配列dA[0]にコピーし、デバイス側では④で配列dA[0]に2.0を再設定し、④でホスト側の配列A[0]にコピーし、⑤で出力しています。

このプログラムのように、カーネル関数で倍精度の変数を使用する場合、図4-2-15の⑥の下線部のオプションを付けてコンパイルする必要があります(2-7節参照)。プログラムを実行すると、①で設定した⑦が表示されます。

一方、⑥の下線部を指定し忘れて⑧でコンパイルした場合、⑨の警告メッセージが表示されますが、コンパイル/リンクは成功します。ところがプログラムを実行すると、⑩のように結果がおかしくなります。出力結果から、図4-2-14(2)に示すように、①が実行されず、②で設定した値がそのまま⑩で表示されたのではないかと思われます。前述のエラーチェーンを指定した場合も、同じ結果となります。

このように、⑥の下線部を指定し忘れた場合、実行時にエラーメッセージが出ず、異常終了もしないため、エラーが起こったことに気付かない可能性があります。カーネル関数内で倍精度の変数を使用する場合はもちろん、使用しない場合も、理研R1CCの環境の Compute Capability 1.3 に合わせ、念のため⑥の下線部を常に指定してコンパイル/リンクすることをお勧めします(2-7節参照)。

```

__global__ void kernel(double *dA){
    ①
    dA[0] = 2.0;
}

int main(void){
    double A[1];
    double *dA;
    size_t size = sizeof(double);
    ②
    A[0] = 1.0;
    cudaMalloc((void*)&dA, size);
    cudaMemcpy(dA, A, size, cudaMemcpyHostToDevice); ③
    kernel<<<1,1>>>(dA);
    cudaMemcpy(A, dA, size, cudaMemcpyDeviceToHost); ④
    printf("%f\n", A[0]); ⑤
    :

```

図4-2-13




図4-2-14(1)




図4-2-14(2)

```

nvcc (最適化オプション) -arch=sm_13 test.cu ⑥
2.000000 ⑦
nvcc (最適化オプション) test.cu ⑧
ptxas /tmp/tmpxft_00007a3f_00000000-2_zzz.ptx, line 56; warning : Double is not supported. ⑨
Demoting to float ⑨
1.000000 ⑩

```

図4-2-15

■ ホストプログラムとCUDA化したプログラムの結果の相違

ホストで動作しているプログラムをCUDA化した場合、両方の計算結果を比較し、修正が正しいことを確認する必要があります。特に単精度のプログラムの場合、結果が若干変わることがあります。コンパイラが行う最適化の方法や、数値計算の丸めの方法(「CUDA C Programming Guide」C.1節参照)の相違が原因だと思われまます。

図4-2-16のホストプログラムと、図4-2-17のCUDA化したプログラムで、単精度の「10÷3」を実行した結果を図4-2-18の②、③に示します。このように簡単な計算でも、単精度だと結果が若干変わることがあります。なお、コンパイラによる最適化の影響を避けるため、①の下線部で、ホスト側とカーネル側の最適化オプションを「-00(オ-ゼロ)」にしました(2-7節参照)。

本例のように、CUDA化した部分が簡単な場合は、結果の相違がプログラムの修正ミスなのかどうかを判断できますが、複雑な場合、判断が難しくなります。このような場合、図4-2-16と図4-2-17の下線部をdoubleにし、倍精度で実行すると、本プログラムの場合、⑤、⑥に示すように計算結果は一致します。このように、単精度のホストプログラムとCUDA化したプログラムで計算結果が若干異なる場合、倍精度にしてテストするのも1つの方法です。

なお、カーネル関数内で倍精度の変数を使用する場合は、前述のように、④の下線部のコンパイルオプションを指定する必要があります。

```
int main(void){
    float A[1];
    A[0] = 10.0f;
    A[0] = A[0]/3.0f;
    printf("%.20f\n",A[0]);
}
```

図4-2-16

```
__global__ void kernel(float *dA){
    dA[0] = dA[0]/3.0f;
}

int main(void){
    float A[1];
    float *dA;
    size_t size = sizeof(float);
    cudaMalloc((void**)&dA, size);
    A[0] = 10.0f;
    cudaMemcpy(dA, A, size, cudaMemcpyHostToDevice);
    kernel<<<1,1>>>(dA);
    cudaMemcpy(A, dA, size, cudaMemcpyDeviceToHost);
    printf("%.20f\n",A[0]);
}
```

図4-2-17

```
$ nvcc -00(オ-ゼロ) -Xopencc -00(オ-ゼロ) -test.cu ①
(ホスト : 単精度) 3.33333325386047363281 ②
(カーネル : 単精度) 3.33333349227905273438 ③
$ nvcc -00(オ-ゼロ) -Xopencc -00(オ-ゼロ) -arch=sm_13 test.cu ④
(ホスト : 倍精度) 3.333333333333333348136 ⑤
(カーネル : 倍精度) 3.333333333333333348136 ⑥
```

図4-2-18

Compute Capability 1.3では、カーネル関数内でprintf文を使えないので、デバッガーでデバッグします。GCCコンパイラでは、デバッガー-GDBが提供されています。一方CUDAのカーネル関数用には、デバッガー-CUDA-GDBが提供されており、使用方法はGDBとほぼ同じです。まず、GDBの基本的な使用方法を説明します。●GDBは会話形式で実行しますが、理研RICCの多目的PCクスタでは、会話形式の実行ができませんので、④でインタラクティブ・バッチモードに入って実行して下さい。図4-3-1(1)のプログラム(左の数字は行番号)を、①で「-g」を付けてコンパイル/リンクします。最適化を抑制する「-O0(オ-抑)」も指定した方がよいでしょう。続いて②でデバッガー-GDBを起動します。なお、②の代わりに「gdb -tui a.out 」とすると、画面の上半分に、ソースプログラムと、デバッガーが現在停止している位置が表示されます。

●③で、main関数の最初の実行命令(図4-3-1(1)の3行目)をブレークポイント(デバッガーが停止する地点)として設定します。④でプログラムを実行すると、⑤に示すように、デバッガーはブレークポイントの命令の直前まで進み、停止します。「3 i=1;」の「3」はプログラムの行番号です。

●⑥で、この地点での変数iの値を表示します。プログラムの3行目がまだ実行されていないので、i=0(正確には、メモリ上に残っているゴミ)が表示されます。

●⑦の「step」を実行すると、プログラムは1行進み、3行目が実行されます。⑧で変数iを表示すると1になります。⑦は「next」でも構いません(「step」と「next」の相違は後述します)。

●⑨を実行すると、プログラムは1行進み、4行目が実行されます。⑩で変数iを表示すると2になります。

●現在の(実行する直前の)命令が何なのかを知りたい場合、⑪を実行します。また現在の命令の前後の命令を表示したい場合、⑫を実行します。

●デバッグ作業が終了したので、プログラムを最後まで実行して終了したい場合、⑬を実行します。

●GDB自体を終了する場合は⑭を実行します。⑭の代わりに⑮を実行した場合、GDBは終了せず、プログラムは再び最初から実行します。③で設定したブレークポイントはそのまま設定されています。

●プログラムの実行中に、プログラムを再び最初から実行する場合、⑯、⑰のようにします。

●プログラムの実行中に、プログラムをキャンセルし、GDBも終了する場合、⑱、⑲のようにします。

```

1 int main(void){
2   int i;
3   i=1;
4   i=2;
5 }
$ qsub -i -accel  ①
$ gcc -g -O0(オ-抑) test1.c  ①
$ gdb a.out  ②
(メッセージが表示されます)
(gdb) break main  ③
Breakpoint 1 at 0x40044c: file test1.c, line 3.
(gdb) run  ④
Starting program: /home/user/a.out
Breakpoint 1, main () at test1.c:3 ⑤
3   i=1; (の直前) ⑤
(gdb) print i  ⑥
$1 = 0
(gdb) step  ⑦
4   i=2; (の直前) ⑦
(gdb) print i  ⑧
$2 = 1
(gdb) step  ⑨
5   } (の直前) ⑨
(gdb) print i  ⑩
$3 = 2

```

図4-3-1(2)

```

(gdb) where  ⑪
#0 main () at test1.c:5 (5行目の直前)
(gdb) list  ⑫
1   int main(void){
2   int i;
3   i=1;
4   i=2;
5   }
(gdb) continue  ⑬
Continuing.
Program exited with code 040.
(gdb) quit  ⑭
(gdb) run  ⑮ (⑭の代わりに)
Starting program: /home/user/a.out
Breakpoint 1, main () at test1.c:3 ⑤と同じ
3   i=1; (の直前) ⑤と同じ
(gdb) run  ⑯
The program being debugged has been
started already.
Start it from the beginning? (y or n)  ⑰
Starting program: /home/user/a.out
Breakpoint 1, main () at test1.c:3 ⑤と同じ
3   i=1; (の直前) ⑤と同じ
(gdb) quit  ⑱
The program is running.
Exit anyway? (y or n)  ⑲

```

図4-3-2(1)のように関数を含む場合、1行ずつ進めるとどうなるかを説明します。図4-3-2(2)の①で、図4-3-2(1)の6行目をブレークポイントに設定して②でプログラムを実行し、6行目の直前まで進みます。●③で「next」を指定した場合、関数funcを一気に実行し、mainルーチンの7行目の直前に戻ります。●③の代わりに④で「step」を指定した場合、関数func内に入り、⑤、⑥で関数内を1行ずつ進みます。●③の代わりに⑦で「step」を指定し、関数func内で(もう作業が終了したので)⑧を指定した場合、関数funcの残りの部分を一気に実行し、mainルーチンの7行目の直前に戻ります。

```

1 void func(){
2   int k=2;
3 }

```

図4-3-2(1) test2.c

```

(gdb) step [enter] ④ (③の代わり)
func () at test2.c:2
2   int k=2;
(gdb) step [enter] ⑤
3 }
(gdb) step [enter] ⑥
main () at test2.c:7
7   i=1;
(gdb) step [enter] ⑦ (③の代わり)
func () at test2.c:2
2   int k=2;
(gdb) finish [enter] ⑧
Run till exit from #0 func ()
main () at test2.c:2
7   i=1;

```

```

(gdb) break 6 [enter] ①
Breakpoint 1 at 0x40045d: file test2.c, line 6.
(gdb) run [enter] ②
Starting program: /home/user/a.out
Breakpoint 1, main () at test2.c:6
6   func();
(gdb) next [enter] ③
7   i=1;

```

図4-3-2(2)

図4-3-3(1)を例に、ブレークポイントの設定について説明します。図4-3-3(2)の①で、プログラムの6行目に、②で関数funcの最初の実行命令に、③でtest3.c(図4-3-3(1))の8行目に、それぞれブレークポイントを設定します。なお、プログラムの入ったファイルが1つの場合は、③のファイル名は指定しなくても構いません。

④で、現在設定されているブレークポイントを表示します。設定した、例えば「3」のブレークポイントを除きたい場合、⑤を実行します。⑥でプログラムを実行すると、最初のブレークポイントに到達し、(作業終了後に)⑦を実行すると次のブレークポイントに到達し、(作業終了後に)⑧を実行すると、ブレークポイントが⑤で1つ削除したため残っていないので、プログラムの最後まで実行を行い、終了します。

```

1 void func(){
2   int k=1;
3 }

```

図4-3-3(1) test3.c

```

(gdb) info breakpoints [enter] ④
Num Type (省略) What
1 breakpoint (省略) in main at test3.c:6
2 breakpoint (省略) in func at test3.c:2
③ breakpoint (省略) in main at test3.c:8
(gdb) delete ③ [enter] ⑤
(gdb) run [enter] ⑥
Starting program: /home/user/a.out
Breakpoint 1, main () at test3.c:6
6   i=1;
(gdb) continue [enter] ⑦
Continuing.
Breakpoint 2, func () at test3.c:2
2   int k=1;
(gdb) continue [enter] ⑧
Continuing.
Program exited normally.

```

```

(gdb) break 6 [enter] ①
Breakpoint 1 at 0x40045d: file test3.c, line 6.
(gdb) break func [enter] ②
Breakpoint 2 at 0x40044c: file test3.c, line 2.
(gdb) break test3.c:8 [enter] ③
Breakpoint 3 at 0x40046e: file test3.c, line 8.

```

図4-3-3(2)

次に、変数の表示を簡単に行う方法について説明します。図4-3-4(1)の7行目をブレークポイントに設定してプログラムを実行すると、図4-3-4(2)の①になります。②を実行すると配列Aの全要素が表示されます。以後、プログラムの7,8行目を実行したときの変数sumの値の変化を調べるため、③~⑦を実行しました。このように、「step」で1行進んだ後、「print sum」を毎回実行するのは少々面倒です。このような場合、③の代わりに⑧を実行します。すると以後、⑨、⑩に示すように、プログラムが停止するたびに、変数sumの値が自動的に表示されます(○参照)。

現在displayで設定されている変数を調べる場合、⑪を実行します。設定を解除する場合、⑫を実行します。

```

1 int main(void){
2   int i;
3   float A[2],sum;
4   A[0] = 1.0f;
5   A[1] = 2.0f;
6   sum = 0.0f;
7   sum = sum + A[0];
8   sum = sum + A[1];
9 }

```

図4-3-4(1) test4.c

```

7   sum = sum + A[0]; ①
(gdb) print A ②
$1 = {1, 2}
(gdb) print sum ③
$2 = 0
(gdb) step ④
8   sum = sum + A[1];
(gdb) print sum ⑤
$3 = 1
(gdb) step ⑥
9 }
(gdb) print sum ⑦
$4 = 3

```

```

7   sum = sum + A[0];
(gdb) display sum ⑧ (③の代わり)
①: sum = 0
(gdb) step ⑨
8   sum = sum + A[1];
①: sum = 1
(gdb) step ⑩
9 }
①: sum = 3
(gdb) info display ⑪
Auto-display expressions now in effect:
Num Enb Expression
①: y sum
(gdb) delete display ① ⑫

```

図4-3-4(2)

GDBについていくつか補足します。

- **↑** キーを押すと、それ以前にキーインしたコマンドが過去に向かって順に表示されます。逆に、**↓** キーを押すと、現在に向かって順に表示されます。
- 「GDBを使った実践的デバッグ手法」(CQ出版社)という書籍が出版されています。
- Webで検索すると、GDBの使用方法を解説したサイトが多数見つかります。以下は一例です。
<http://rat.cis.k.hosei.ac.jp/article/develop/index.html>
- GDBの主なコマンドの短縮型を下記に示します。例えば「**r**」は「**r**」で実行できます。

run	r	プログラムを最初から実行します。
continue	c	プログラムを再開します。
step	s	次の命令に進みます。関数内の命令も1行ずつ進みます。
next	n	次の命令に進みます。ただし関数内の命令は一気に実行します。
finish	f	現在の関数の最後まで一気に実行し、呼び出し側に戻ります。
quit	q	GDBまたはCUDA-GDBを終了します。
list	l	現在停止している位置の前後のプログラムを表示します。
where	w	現在停止している位置を表示します。
break	b	ブレークポイントを設定します。
info breakpoints	i b	breakで設定されているブレークポイントを表示します。
delete 番号	d	指定した番号の、ブレークポイントの設定を解除します。
print	p	変数や配列の値を表示します。
display 変数名	disp	プログラムが停止するたびに、指定した変数の値を自動的に表示します。
info display	i di	displayで設定されている変数/配列を表示します。
delete display 番号	d d	指定した番号の、displayの設定を解除します。

CUDAのカーネル関数内のデバッグには、CUDA-GDBを使用します。図4-3-5(1)のプログラムで使用方法を説明します。CUDA-GDBの詳細は、「CUDA-GDB User Manual」(付録参照)を参照して下さい。
 ●CUDA-GDBは会話形式で実行しますが、理研RICCの多目的PCクラスタでは、会話形式の実行ができませんので、①でインタラクティブ・バッチモードに入って実行して下さい。

●図4-3-5(2)の①の「-g -G」を付けてコンパイル/リンクし、②の「cuda-gdb」でCUDA-GDBを開始します。
 ●③でカーネル関数kernelをブレイクポイントに設定し、④で、図4-3-5(1)に示すように、ブロック数2 (0, 1)、ブロック内のスレッド数64(0~15)でプログラムを実行します。CUDA-GDBは、開始時点では⑤に示すようにブロック0、スレッド0として動作し、⑥に示すようにプログラムの3行目の直前で停止します。
 ●例えばブロック1のスレッド15(最後のブロックの最後のスレッド)で動作したい場合、⑦を実行します。
 ●⑧、⑨に示すように、gridDim, blockDim, blockIdx, threadIdxなどの値を表示させることができます。
 ●⑩で変数*i*を表示すると、まだプログラムの3行目が実行されていないので、⑪に示すように、メモリ上のゴミ(本例では63)とウォーニングメッセージが表示されます。

●⑫でプログラムが1行進みます。この場合、CUDA-GDBが実行しているスレッドと同じワープ内の全スレッド(ブロック1の0~15)が⑬を実行し、他のスレッドは⑭を実行せず、3行目の直前で停止しています。

●⑮で再び変数*i*を表示すると、CUDA-GDBが動作しているスレッドの変数*i*の値127(下記)が表示されます。
`i = blockDim.x(=1)*blockDim.x(=64) + threadIdx.x(=15) = 127`
 ●⑯でプログラムが1行進みます。この場合も、ブロック1のスレッド15のみが⑰を実行します。
 ●⑱が終了した時点で、ブロック1のスレッド15が担当したdM[96]~dM[127]のみ、4行目で設定した値が表示されます。表示すると、ブロック1の⑲~⑳が担当したdM[96]~dM[127]のみ、4行目で設定した値が表示されます。
 ●⑳で、各スレッドが現在停止している位置が表示されます。ブロック0の全スレッド(0~15)と、ブロック1のスレッド0~⑳は、プログラムの3行目の直前で停止し、ブロック1のスレッド1~⑳は、⑳、㉑のコメントによって)プログラムの5行目の直前で停止しています。

●現在CUDA-GDBが動作しているスレッドの、ブロックID(0)とスレッドID(0)を知りたい場合、㉒を実行します。

```

1 __device__ int dM[128];
2 __global__ void kernel(){
3   int i = blockIdx.x*blockDim.x + threadIdx.x;
4   dM[i] = i;
5 }
6 int main(void){
7   kernel<<<2,64>>>();
8 }
    
```

図4-3-5(1) test5.cu

デバッガ側の最適化オプションを念のため0に設定します。

```

$ qsub -i -accel ①
$ nvcc -g -G -00(オ-0) -Xopencc -00(オ-0) ②
  test5.cu ①
$ cuda-gdb a.out ②
(メッセージが表示されます)
(cuda-gdb) break kernel ③
Breakpoint 1 at 0x400d9c:file test5.cu, line 2.
(cuda-gdb) run ④
Starting program: /home/user/a.out
(メッセージが表示されます)
[Switching to CUDA Kernel 0 ⑤
 (<<<(0,0),(0,0,0)>>>)] ⑤
Breakpoint 1, kernel <<<(2,1),(64,1,1)>>> ()
at test5.cu:3
3 int i = blockIdx.x*blockDim.x + threadIdx.x;
    
```

図4-3-5(2)

```

(cuda-gdb) cuda block (1) thread (63) ⑦
[Switching to CUDA Kernel 0 (device 0, sm 3,
 warp 1, lane 31, grid 2, block (1,0),
 thread (63,0,0))]
(cuda-gdb) print threadIdx.x ⑧
$1 = 63
(cuda-gdb) print threadIdx ⑨
$2 = {x = 63, y = 0, z = 0}
(cuda-gdb) print i ⑩
warning: Variable is not live at this point.
Returning garbage value. ⑪
$3 = 63
(cuda-gdb) step ⑫
4   dM[i] = i;
(cuda-gdb) print i ⑬
$4 = 127
(cuda-gdb) step ⑭
5   }
(cuda-gdb) print dM ⑮
$5 = {0 <repeats 96 times>, 96, 97 ... , 127}
(cuda-gdb) info cuda threads ⑯
<<<(0,0),(0,0,0)>>> ... <<<(1,0),(31,0,0)>>>
kernel <<<(2,1),(64,1,1)>>> () at test5.cu:3
<<<(1,0),(32,0,0)>>> ... <<<(1,0),(63,0,0)>>>
kernel <<<(2,1),(64,1,1)>>> () at test5.cu:5
(cuda-gdb) cuda kernel ⑰
[Current CUDA kernel 0 (device 0, sm 3, warp 1,
 lane 31, grid 2, block (1,0), thread (63,0,0))]
    
```

■ ホスト側での測定

C言語で経過時間(Elapsed Time)を測定する方法を、カーネル関数の測定にも使うことができます。図4-4-1の⑦のカーネル関数の経過時間を測定する場合、①,②,③を指定し、⑦の前後の⑥と⑨で測定を行い、⑩で経過時間(単位は秒)を表示します。このとき以下で説明するように、⑧と⑤で同期を取る必要があります(4-1節参照)。なお、経過時間は、他のジョブが流れていない占有状態で測定して下さい。

⑧を指定しないと、図4-4-2(1)に示すように、⑦を呼び出すとホストプログラムにすぐに制御が戻るのです(3-2節参照)、測定時間(↕の部分)がほぼゼロになります。⑧を指定すると、図4-4-2(2)に示すように、カーネル関数が終了するまでホストプログラムは待機するので、正しく測定することができます。

本例では、④で他のカーネル関数(other)が呼ばれています。このような場合、⑤を指定しないと、図4-4-3(1)に示すように、⑥の時点で関数otherがまだ動いていて、その時間が測定時間(↕の部分)に含まれてしまう可能性があります(この場合、otherが終了した後、自動的にkernelが開始します)。⑤を指定すると、図4-4-3(2)に示すように、関数otherが終了した後に⑥を実行するので、関数otherの時間は測定時間に含まれません。

```

① #include <sys/time.h>
② double gettimeofday_sec() {
    struct timeval tv;
    gettimeofday(&tv, NULL);
    return tv.tv_sec + (double)tv.tv_usec*1e-6;
}
③ int main(void){
    double elp1,elp2; ← 変数名は任意
    :





```

```

④ other<<<1,1>>>();
⑤ cudaThreadSynchronize();
⑥ elp1 = gettimeofday_sec();
⑦ kernel<<<1,1>>>(); ← 測定したい部分
⑧ cudaThreadSynchronize();
⑨ elp2 = gettimeofday_sec();
⑩ printf("ELAPSE = %.6f\n",elp2-elp1);
    :

```

図4-4-1



■ カーネル関数内での測定

CUDAで提供されている組込関数`clock()`を使用して、カーネル関数内の各部の経過時間を、スレッドごとに測定することができます。詳細は「CUDA C Programming Guide」(付録参照)のB.9節を参照して下さい。なお、CUDAで提供されている`clock()`は、C言語で提供されている`clock()`とは別の関数です。

● 測定したい図4-4-4(1)の③の前後に②と④を挿入し、⑤で差を取ります。この値が、②と④の間の経過時間(単位はクロック数)となります。経過時間なので、コアが実際に動いた時間以外の時間も含まれます。また、実行するたびに値は多少変動します。

● 測定値はスレッドごとに求められます。ここで、①でスレッド数分の大きさの配列`dELAPSE`をグローバルメモリに確保し、⑤で配列`dELAPSE`にスレッドごとに測定値を保存します。

● ⑥でホスト側の配列`ELAPSE`にコピーします。

● ワープ内の32スレッドは同じ測定値になります。そのため、⑦、⑧で、32スレッドごとに書き出しを行います。出力例を図4-4-4(2)に示します。

● 単位はクロック数なので、この値を秒に変換して使うのではなく、以下のように、速度を相対的に比較する場合に用いるのがよいでしょう。

- カーネル関数内の、ある部分と他の部分の速度の比較(どの部分が時間がかかっているかを調べるため)
 - カーネル関数内のある部分の、チューニング前とチューニング後の速度の比較(チューニングの効果を調べるため)

- 異なるワープあるいはブロック間の比較(ワープ間あるいはブロック間のロードバランスが均等かどうかを調べるため)

```
#define N (30*256)
__device__ int dELAPSE[N]; ①
__global__ void kernel(float *A){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    clock_t ista = clock(); ②
    A[i] = A[i] + 1.0f; ③ 測定したい部分
    clock_t iend = clock(); ④
    dELAPSE[i] = iend - ista; ⑤
}
```

図4-4-4(1)

```
int main(void){
    int ELAPSE[N];
    :
    kernel<<<30,256>>>(dA);
    cudaMemcpyFromSymbol(ELAPSE,dELAPSE,
        N*sizeof(int),0,cudaMemcpyDeviceToHost);⑥
    for(i=0;i<N;i+=32){ ⑦
        printf("THREAD = %d
            ELAPSE = %d\n",i,ELAPSE[i]); ⑧
    }
    :
```

```
THREAD = 0 ELAPSE = 1134
THREAD = 32 ELAPSE = 1088
THREAD = 64 ELAPSE = 1160
THREAD = 96 ELAPSE = 1124
:
```

図4-4-4(2)

4-5 プロファイラー

一般にプロファイラーは、プログラムをチューニングする前に、プログラムの中で計算時間がかかっている部分を調べるために使用します。そしてその部分に対して、チューニングや並列化を行います。ホスト側では、通常profやgprofなどのプロファイラーが提供されており、理研のRICCでは、富士通のプロファイラーが提供されています。

これらのプロファイラーで時間のかかっている部分を調べ、その部分をCUDA化したとします。CUDA化した部分に、速度上の問題がないかを調べるために、Compute Profilerという、CUDA用のプロファイラーが提供されています。本節では、Cuda Profilerの簡単な使用方法を説明します。詳細はマニュアル「Compute_Profiler.txt」(付録参照)を参照して下さい。

また、Compute Profilerの結果をグラフィカルに表示し、解析しやすくした、Compute Visual Profilerというツールが提供されています(本書では説明しません)。詳細はマニュアル「COMPUTE VISUAL PROFILER」(http://www.nvidia.com/object/cuda_get.html の「Linux」の「Visual Profiler User Guide」)を参照して下さい。なお、Compute Visual Profilerの使用法の簡単な説明が、[http/ の「CUDAプログラミングTIPS」](http://gpu.fixstars.com/index.php/)の「CUDA_Visual_Profilerを使う」、および参考文献[1]にあります。

■ Cuda Profilerの基本的な使用方法

図4-5-1のプログラムを例に、Compute Profiler(以下プロファイラー)の基本的な使用方法を説明します。コンパイル/リンクはnvccで普通に行います。実行時に、図4-5-2の①の環境変数(Cシェルおよびtcshでは「setenv COMPUTE_PROFILE 1」)を指定してプログラムを実行すると、図4-5-3に示すように、「cuda_profile_0.log」というファイルが作成されます。

⑤は、この4つのパラメータ(デフォルト)に関するプロファイラーが行われたことを示します。⑥、⑧の下線部は、「ホストからデバイスへのコピー」と「デバイスからホストへのコピー」を意味し、図4-5-1の(6),(8)に対応します。⑦の下線部はカーネル関数名「kernel」を意味し、図4-5-1の(7)に対応します。

「COMPUTE VISUAL PROFILER」(付録参照)の「PROFILER OUTPUT TABLE」の「GPU Time」と「CPU Time」によると、⑥～⑧の「gputime」は、GPUが動作した時間(単位はマイクロ秒(10⁻⁶秒))を表します。

一方「cputime」は、非同期関数(カーネル関数など)では、CPU側でかかった(関数呼び出しなどの)オーバーヘッドの時間のみを表し、同期関数(cudaMemcpyなど)では、CPU側でかかった(関数呼び出しなどの)オーバーヘッドの時間とGPUが動作した時間の合計を表します。ただし後述する「■」指定できる数が4個以下のパラメータを指定した場合、非同期関数のカーネル関数は上記の同期関数と同じ扱いになるようです。

#define N (30*2*128)	(1)	export COMPUTE_PROFILE=1 プログラムを実行	①
__global__ void kernel(float *dA){ int i = blockIdx.x*blockDim.x + threadIdx.x; if (i<N) dA[i] = dA[i] + 1.0f; }	(2)	export COMPUTE_PROFILE_LOG=xxx export COMPUTE_PROFILE_CSV=1 export COMPUTE_PROFILE_CONFIG=yyy	② ③ ④
int main(void){ size_t size = N*sizeof(float); float A[N]; float *dA; 配列Aに値を設定します。 cudaMalloc((void**)&dA,size); cudaMemcpy(dA,A,size,cudaMemcpyHostToDevice); kernel<<<(30*2,128)>>(dA); cudaMemcpy(A,dA,size,cudaMemcpyDeviceToHost); : method,gputime,cputime,occupancy	(3)	図4-5-2	
method=[memcopyHtoD] gputime=[16.704] cputime=[17.000] method=[_Z6kernelPf] gputime=[3.904] cputime=[11.000] occupancy=[1.000] method=[memcopyDtoH] gputime=[9.344] cputime=[43.000]	(4)	図4-5-4	⑤ ⑥ ⑦ ⑧

図4-5-3 cuda_profile_0.log (またはxxx)

⑦の「occupancy」は、ワーブの占有率(6-1節参照)が100%であることを意味します。
 ②の環境変数でxxxにファイル名を指定すると、図4-5-3がファイルxxxに作成されます。③の環境変数を指定すると、図4-5-3は図4-5-4のように表示されます。

⑤(デフォルトのパラメータ)以外に、各種のパラメータをプロファイルすることが出来ます。④の環境変数でyyにファイル名を指定し、そのファイル内に、以下のようにプロファイルしたいパラメータを設定します。

```
yyy
timestamp
:
```

パラメータは、上記ファイル内に指定できる数に制限がないパラメータと、指定できる数が4個以内のパラメータに分類されます。まず指定できる数に制限がないパラメータについて説明します。以下の説明中の「～」部分がパラメータを示します。

■ 指定できる数に制限がないパラメータ

(1) タイムスタンプ

- 「timestamp」: カーネル実行とコピーのタイムスタンプが表示されます。
- 「gpustarttimestamp」: カーネルが実行を開始した時点のタイムスタンプが表示されます(ただし数字の意味は不明です)。
- 「gpuendtimestamp」: カーネルが実行を終了した時点のタイムスタンプが表示されます。

【出力例】上記のパラメータを指定して、図4-5-1のプログラムを実行した場合の出力例を示します。各パラメータの結果は、図4-5-3の⑥～⑧の該当部分に付加されます。

```
timestamp=[ 2585.000 ] gpustarttimestamp=[ 11ee47e53e267480 ]
          gpueendtimestamp=[ 11ee47e53e26b5c0 ] method=[ memcpyHtoD ] ~
timestamp=[ 2626.000 ] gpustarttimestamp=[ 11ee47e53e270a40 ]
          gpueendtimestamp=[ 11ee47e53e2719a0 ] method=[ _Z6kernelPf ] ~
timestamp=[ 2640.000 ] gpustarttimestamp=[ 11ee47e53e2754c0 ]
          gpueendtimestamp=[ 11ee47e53e277940 ] method=[ memcpyDtoH ] ~
```

(2) 実行構成

- 「gridsize」: 図4-5-1の(7)の実行構成で指定した、x,y方向のブロック数が表示されます。
- 「threadblocksize」: 実行構成で指定した、x,y,z方向のスレッド数が表示されます。

【出力例】 図4-5-1の(7)の実行構成で指定した値が表示されます。

```
method=[ _Z6kernelPf ] gridsize=[ 60, 1 ] threadblocksize=[ 128, 1, 1 ] ~
```

(3) ストリームID

- 「streamid」: CUDA関数、およびカーネル関数に付けられたストリームID(6-3節参照)が表示されます。

【出力例】 本例では、デフォルトのストリームIDゼロが表示されます。

```
method=[ memcpyHtoD ] streamid=[ 0 ] ~
method=[ _Z6kernelPf ] streamid=[ 0 ] ~
method=[ memcpyDtoH ] streamid=[ 0 ] ~
```

(4) ホストとデバイス間のコピー

- 「memtransfersize」: ホスト⇄デバイス間でコピーする量がバイトで表示されます。
- 「memtransferdir」: コピーする方向が表示されます。ホストからデバイスへのコピーは「1」(注)、デバイスからホストへのコピーは「2」(注)が表示されます。
- 「memtransferhostmemtype」: コピーするホスト側のメモリの種類を指定します。通常は「0」、cudaHostAlloc(6-2節参照)で確保した変数/配列の場合は「1」が表示されます。

(注)「Compute_Profiler.txt」では、前者が「0」、後者が「1」になっていますが、【出力例】のように表示されました。

【出力例】 図4-5-1の(1),(3)に示すように、(6),(8)のコピーの量は $30 \times 2 \times 128 \times 4$ (バイト)=30720(バイト)です。

```
method=[ memcopyHtoD ] memtransfersize=[ 30720 ] memtransferdir=[ 1 ]
           memtransferhostmemtype=[ 0 ] ~
method=[ memcopyDtoH ] memtransfersize=[ 30720 ] memtransferdir=[ 2 ]
           memtransferhostmemtype=[ 0 ] ~
```

(5) シェアードメモリ

- 「dynsmemperblock」: 1つのブロックが使用する、「extern __shared__」変数型修飾子(3-6節参照)で動的に配置されたシェアードメモリの量(バイト)が表示されます。この情報は、コンパイルオプション「-Xptxas=-v」(2-7節参照)を付けてコンパイルした場合に表示されません。
- 「stasmemperblock」: 1つのブロックが使用する、「__shared__」変数型修飾子で、静的に配置されたシェアードメモリの量(バイト)が表示されます。この情報は、コンパイルオプション「-Xptxas=-v」(2-7節参照)を付けてコンパイルした場合も表示されます。

【出力例】 図4-5-1では、明示的にシェアードメモリは確保していませんが、カーネル関数の引数などで、24バイトのシェアードメモリが内部的に使用されています。

```
method=[ _Z6kernelPf ] dynsmemperblock=[ 0 ] stasmemperblock=[ 24 ] ~
```

(6) レジスタ

- 「regperthread」: 1つのスレッドが使用するレジスタの個数が表示されます。なお、この情報は、コンパイルオプション「-Xptxas=-v」(2-7節参照)を付けてコンパイルした場合も表示されます。

【出力例】 図4-5-1では、スレッドあたりレジスタが2個使用されます。

```
method=[ _Z6kernelPf ] regperthread=[ 2 ] ~
```

■ 指定できる数が4個以下のパラメータの注意点

以下で説明する、「指定できる数が4個以下のパラメータ」では、例えば「実行命令数」のように、ジョブを実行したときの、プロファイル対象が発生した回数を調べます。これらのパラメータを使用する場合の注意点を以下に説明します。詳細は「COMPUTE VISUAL PROFILER」の「INTERPRETING COUNTER VALUES」を参照して下さい。

理研RICCのGPU(C1060)には、図4-5-5の(0)~(9)に示すように、30個のストリーミング・マルチプロセッサー(本節ではSMと省略)が搭載されています。各SMは、Texture Processing Cluster(本節ではTPCと省略)という装置に含まれており、Compute Capability 1.3では、図4-5-5の(0)~(9)に示すように、1つのTPCに3つのSMが含まれています。

図4-5-1の(7)では、実行構成を <<<30*2, 128>> と指定したので、全ブロック数は30×2個、1つのSMあたりのブロック数は2個、1つのブロック内のスレッド数は128個(=4ワーブ)となります。これを図で表すと図4-5-5のようになります。ブロックを縦長の長方形、ワーブを●,○,○で示します。1つのワーブには、連続した32スレッドが入ります。

以下では、図4-5-5を用いて、「指定できる数が4個以下のパラメータ」の注意点を説明します。

- 回数を測定する範囲は全てのSMではなく、パラメータによって以下のどちらかになります。


(A) SM[0]での回数 : 図4-5-5のSM[0]で実行した、全ブロック内の全ワーブ(図4-5-5の●の部分)での回数。

(B) TPC(0)での回数 : 図4-5-5のTPC(0)で実行した、全ブロック内の全ワーブ(図4-5-5の●と○の部分)での回数。

● 回数の数え方について説明します。1つのワーブ内の全スレッド(32スレッド)は、同じ命令を(ほぼ)同時に実行します。1つのワーブ内の各スレッドがある命令を実行した場合、以下の説明では、ワーブの実行命令回数は1回であると言えます。

また、グローバルメモリからの要素のロード(ストアも同様)は、ハーフワーブ(16スレッド)ごとに行われます。1つのハーフワーブ内の要素のロード(ストアも同様)は、ハーフワーブ(16スレッド)ごとに行われる回数は1回であると言えます。

マニュアルによると、上記の(A)の場合はワーブの回数になっていますが、(B)の場合は、「ワーブの回数ではない」という記述しかありません(恐らくハーフワーブの回数だと思われれます)。どちらになっているかについては、後述する各パラメータごとに説明します。



● (参考) 下記の動作は、後述するパラメータ「sm_cta_launched」と「cta_launched」と「cta_launched」でのテスト結果からの推定で、マニュアルには記載されていません。

図4-5-6(1)(2)(3)に示すように、ブロック数を1,10,11で実行した場合、各ブロック(ID=**0**~**10**)は、図4-5-7(1)(2)(3)の各SMで動作するようです。このことから、プロファイルの結果は次のようになります。

- 「(A) SM[0]での合計」のパラメータをプロファイルした場合、図4-5-6(1)(2)(3)は同じ結果になります (SM[0]内のブロック数が同じ(=1)なので)。

- 「(B) TPC(0)での合計」のパラメータをプロファイルした場合、図4-5-6(1)(2)は同じ結果になり (TPC(0)内のブロック数が同じ(=1)なので)、図4-5-6(3)は値が2倍になります (TPC(0)内のブロック数が2なので)。

- 図4-5-6(4)のように、2つのカーネル関数をブロック数1で連続に実行した場合、kernel0の実行が終了してからkernel1の実行が開始します(3-2節参照)。この場合、kernel0のブロック**0**とkernel1のブロック**0**は、図4-5-7(4)の各SMで動作するようです。そして、「(A) SM[0]での合計」と「(B) TPC(0)での合計」のパラメータはいずれも、kernel0では値が現れ、kernel1では値がゼロとなります(kernel0のブロックはSM[0]とTPC(0)上に存在し、kernel1のブロックはSM[0]とTPC(0)上に存在しないので)。





図4-5-7(1)




図4-5-7(2)




図4-5-7(3)




図4-5-7(4)

● 「COMPUTE VISUAL PROFILER」の「INTERPRETING COUNTER VALUES」では、プロファイラーを実行する場合のブロックの数は、ストリーミング・マルチプロセッサの数(理研RICCでは30個)と、少なくとも同じか、倍數(例えば60,90個)が望ましいと記載されています。

■ 指定できる数が4個以下のパラメータ

以下で説明するパラメータは、図4-5-2の④のファイルに4個まで指定することができます。5個以上指定した場合は、図4-5-3の一番上に以下のメッセージが表示されます。5個以上の情報を取得したい場合は、パラメータを1回に4個まで指定し、ジョブを複数回実行して下さい。

```
NV_Warning: Signal パラメータ名 can not be profiled in this run.
```

なお、以下のパラメータのうち、チューニングで注目すべきパラメータについて、【注目点】の表示を加えました。

(7) ブロックの数

- 「sm_cta_launched」: SM[0]で実行したブロックの数が表示されます。
- 「cta_launched」: TPC(0)で実行したブロックの数が表示されます。

【出力例】図4-5-1では、図4-5-5に示すように、SM[0]で実行したブロック数は2個、TPC(0)で実行したブロック数は6個となります。

```
method=[_Z6kernelPf ] sm_cta_launched=[ 2 ] cta_launched=[ 6 ] ~
```

(8) 実行命令数

●「instructions」: [ワーブの実行命令数] × [SM[0]で実行したワーブ数] が表示されます。なお、「gld_request」または「gst_request」と同時に指定すると、「instructions」の値が実際より増えるので、同時に指定しないして下さい。

【出力例】図4-5-1のプログラムでは、下記のように88命令となりました。図4-5-5に示すように、SM[0]で実行したワーブ数は8個なので、ワーブあたり11(=88/8)命令を実行したと思われれます。

```
method=[_Z6kernelPf ] instructions=[ 88 ] ~
```

(9) 分岐命令数

- 「branch」: [ワーブの(実際に実行した)分岐命令数(if文など)] × [SM[0]で実行したワーブ数] が表示されます。同期を取る「__syncthreads()」も分岐命令としてカウントされます。なお、「gld_request」または「gst_request」と同時に指定すると、「branch」の値が実際より増えるので、同時に指定しないで下さい。
- 「divergent_branch」: [ワーブのワーブ・ダイバージェント(6-5節参照)した分岐命令数] × [SM[0]で実行したワーブ数] が表示されます。

【出力例】図4-5-1の(2)にif文が1つあり、図4-5-5に示すようにSM[0]のワーブ数は8個なので、ワーブの分岐命令数は8個になります。またワーブ内の全スレッドでif文の判定が同じ(真)なので、ワーブ・ダイバージェントは発生せず、0個になります。

```
method=[_Z6kernelPf ] branch=[ 8 ] divergent_branch=[ 0 ] ~
```

【注目点】ワーブ・ダイバージェントが0個以外のときは、可能であれば0個になるようにして下さい(6-5節参照)。

(10) グローバルメモリのロード/ストア命令の要求

- 「gld_request」: [ワープの(グローバルメモリからの)ロード命令要求回数] × [SM[o](注2)で実行したワープ数] が表示されま
す。
- 「gst_request」: [ワープの(グローバルメモリへの)ストア命令要求回数] × [SM[o](注2)で実行したワープ数] が表示されま
す。

(注1) 上記の2つのパラメータは、「branch」または「instructions」と同時に指定すると、「branch」、「instructions」の値が実際より増えるので、同時に指定しないで下さい。

(注2) 「Compute_Profiler.txt」では「SM[o]で実行した値」、「COMPUTE VISUAL PROFILER」では「TPC(0)で実行した値」と記載されていますが、下記の例では、「SM[o]で実行した値」になっていました。

【出力例】図4-5-5に示すように、SM[o]で実行したワープ数は8個で、図4-5-1の(2)で、ワープがロードとストアの要求を1回行なうので、8回になります。

```
method=[_Z6kernelPf ] gld_request=[ 8 ] gst_request=[ 8 ] ~
```

(11) グローバルメモリの32/64/128バイトトランザクションのロード/ストア

- 「gld_32b」 「gld_64b」 「gld_128b」: [ハーフワープ(注2)の(グローバルメモリからの)32バイト, 64バイト, 128バイトトランザクションの)ロード回数] × [TPC(0)で実行したハーフワープ数] が表示されます。
- 「gst_32b」 「gst_64b」 「gst_128b」: [ハーフワープ(注2)の(グローバルメモリへの)32バイト, 64バイト, 128バイトトランザクションの)ストア回数(注3)] × [TPC(0)で実行したハーフワープ数] が表示されます。

(注1) 前述の「gld_request」「gst_request」との違いについては、次ページで説明します。

(注2) 2冊のマニュアルには記載されていませんが、下記の例から「ハーフワープごと」と思われます。

(注3) 「COMPUTE VISUAL PROFILER」では、ストアの方は、32,64,128バイトトランザクションの1回のストアを、それぞれ2回、4回、8回にカウントすると記載されていますが、下記の例では、ロードとストアの回数は同じなので、1回にカウントされているようです。

【出力例】図4-5-1の配列dAは、64バイトトランザクションのロード/ストアになります(3-2節参照)。図4-5-5に示すように、TPC(0)で実行したハーフワープ数は48(=8×3×2)個で、図4-5-1の(2)で、ハーフワープが64バイトトランザクションのロード/ストアを1回行なうので、48回になります。

```
method=[_Z6kernelPf ] gld_32b=[ 0 ] gld_64b=[ 48 ] gld_128b=[ 0 ] ~
method=[_Z6kernelPf ] gst_32b=[ 0 ] gst_64b=[ 48 ] gst_128b=[ 0 ] ~
```

【注目点】前述の「gld_request」「gst_request」と、「gld_32b」「gld_64b」「gld_128b」「gst_32b」「gst_64b」「gst_128b」を使用して、グローバルメモリに対するロード/ストアが、最も効率よくコアレスアクセスされているか(3-2節参照)を知ることができます。これを以下で説明します。

図4-5-1の(2)の配列dAに対するロードの場合で説明します(ストアの場合も同じです)。図4-5-1の(2)では、ワープのロード命令の要求回数は1回です。コアレスアクセスで最も効率よくロードする場合、ハーフワープが(単精度なので)64バイトトランザクションのロードを1回行います(3-2節参照)。本例で、ロード回数が2回以上だったり、32バイトトランザクションや128バイトトランザクションが含まれている場合は、コアレスアクセスの効率が悪くなります。


まとめると、以下のようになれば、コアレスアクセスが最も効率よく行われています。

A : (10) [ワープのロード命令要求回数] = (11) [ハーフワープの(トランザクションの)ロード回数] になっている。

(10) [ワープのロード命令要求回数] < (11) [ハーフワープの(トランザクションの)ロード回数] では効率が悪くなります。

B : 単精度(倍精度)の場合、64(128)バイトトランザクションのみでロード/ストアを行っている。

前ページのプロファイル例の結果を使用して、上記について検討します。説明中で、図4-5-5の一部を取り出した図4-5-8を参照します。



まず、以下の3つの値を使用して、(10) [ワープのロード命令要求回数] (1つの●あたりの⇓の数) を求めます。

●「gld_request」: SM[0]で実行した全てのワープの、グローバルメモリからのロード命令の要求回数は8回です(図4-5-8の⇓の数)。

●「sm_cta_launched」: SM[0]で実行したブロックの数は2個です(図4-5-8の左端の長方形の数)。

●「17ブロック内のワープ数」: 図4-5-1の(7)で指定した、1ブロック内のスレッド数(本例では128)を32で割り、 $128 \div 32 = 4$ 個となります(図4-5-8の1つの長方形内の●の数)。

(10) [ワープのロード命令要求回数] (1つの●あたりの⇓の数)

$$= \frac{\text{[ワープのロード命令要求回数]} \times \text{[SM[0]内で実行したワープ数]}}{\text{[SM[0]内で実行したワープ数]}}$$

$$= \frac{\text{「gld_request」}}{\text{8回}} \div \left(\frac{\text{「sm_cta_launched」} \times \text{「17ブロック内のワープ数」}}{\text{2個} \times \text{4個}} \right)$$

$$= \frac{\text{1回}}{\text{1回}}$$

次に、以下の3つの値を使用して、(11) [ハーフワープの(トランザクションの)ロード回数] (1つの□またはDあたりの↑の数) を求めます。

●「gld_64b」: TPC(0)で実行した全てのハーフワープの、グローバルメモリからの64バイトトランザクションのロード回数は48回です(図4-5-8の↑の数)。

●「cta_launched」: TPC(0)で実行したブロックの数は6個です(図4-5-8の全ての長方形の数)。

●「17ブロック内のハーフワープ数」: 図4-5-1の(7)で指定した、1ブロック内のスレッド数(本例では128)を16で割り、 $128 \div 16 = 8$ 個となります(図4-5-8の1つの長方形内の□とDの数)。

(11) [ハーフワープの(トランザクションの)ロード回数] (1つの□またはDあたりの↑の数)

$$= \frac{\text{[ハーフワープの(トランザクションの)ロード回数]} \times \text{[TPC(0)内で実行したハーフワープ数]}}{\text{[TPC(0)内で実行したハーフワープ数]}}$$

$$= \frac{\text{「gld_64b」}}{\text{48回}} \div \left(\frac{\text{「cta_launched」} \times \text{「17ブロック内のハーフワープ数」}}{\text{6個} \times \text{8個}} \right)$$

$$= \frac{\text{1回}}{\text{1回}}$$

以上より、**A** : [ワープのロード命令要求回数] = [ハーフワープの(トランザクションの)ロード回数] (=1回) を満足します。

また図4-5-1の配列daは単精度で、ロードでは「gld_64」しか使われていないので(11)の【出力例 参照】**B**も満足します。従って図4-5-1の(2)の配列daのロードでは、コアレスアクセスが最も効率よく行われています。

(12) グローバルメモリのロードとストアのコアレスアクセス

●「gld_incoherent」「gld_coherent」「gst_incoherent」「gst_coherent」：これらのパラメータは、「COMPUTE VISUAL PROFILER」によると、Compute Capability 1.2以降では無効なパラメータになっているので、説明は省略します。

(13) ローカルメモリのロードとストア

●「local_load」：[Warpグループ(注1)のP-カラム数] × [TPC(0)(注2)で実行したWarp数] が表示されます。
 ●「local_store」：[Warpグループ(注1)のP-カラム数] × [TPC(0)(注2)で実行したWarp数] が表示されます。このとき、32,64,128バイトのトランザクションを、1回でなく、それぞれ2回、4回、8回にカウントします。

(注1) 2冊のマニュアルには記載されていませんが、テストしたところ、「ワーフごと」だと思われれます。

(注2) 「Compute_Profiler.txt」では「SM[0]で実行した値」、「COMPUTE VISUAL PROFILER」では「TPC(0)で実行した値」と記載されていますが、テストしたところ、「TPC(0)で実行した値」になっていました。

【出力例】 図4-5-1では、ローカルメモリを使用していないので、ゼロが表示されます。

```
method=[_Z6kernelPf] local_load=[ 0 ] local_store=[ 0 ] ~
```

【注目点】 カーネル関数内で宣言したローカル変数は、通常レジスタに置かれますが、数が多いとローカルメモリに置かれ、速度が低下します(3-8節参照)。上記の値がゼロ以外になっている場合は注意して下さい。

(14) シェアードメモリのバンクコンフリクト

●「warp_serialize」：[Warpのシェアードメモリ(注1)のバンク以外の回数(注2)] × [SM[0]で実行したWarp数] が表示されます。

(注1) 2冊のマニュアルによると、コンスタントメモリに対しても適用されるとのことですが、コンスタントメモリがどのようなバンク構成になっているかの記述はないようです。

(注2) テストしたところ、何を「1回」と数えるのか不明でした(3-6節参照)。

【出力例】 図4-5-1では、明示的にシェアードメモリを使用していないので、ゼロが表示されます。


```
method=[_Z6kernelPf] warp_serialize=[ 0 ] ~
```

【注目点】 この値がゼロ以外のときは、原因を調べ、可能であればゼロになるようにして下さい(3-6節参照)。

5-1 速度向上率を上げるためには

5, 6章では、CUDA化したプログラムを高速化する方法について説明します。まず本章では、GPUに特化せず、一般の並列計算に共通する高速化の方法を説明します。従って、GPUでの並列化に必ずしも関連しない項目も含まれます。まず並列計算機と並列計算方法について概観します。

- 分散メモリ型並列計算機：図5-1-1(1)に示すように、(最も基本的な構成の場合)1つのノードは、1つのCPU、1つのOS(Linux, Windowsなど)、1つのメモリから構成され、ノード間はネットワークで結合されます。
- 共有メモリ型並列計算機：図5-1-1(2)に示すように、複数のCPU、1つのOS、1つのメモリから構成されます(マルチコアプロセッサの場合は、図5-1-1(2)全体がCPU、図中のCPUがコアとなります)。最近は、図5-1-1(1)の各ノードが図5-1-1(2)になっている、共有/分散メモリの場合型の並列計算機が一般的です。
- MPI並列のプログラム：図5-1-1(1)に示す、分散メモリ型並列計算機用の並列プログラムです(ただしマシン環境によっては図5-1-1(2)でも実行可能です)。
- ①に示すMPI(Message-Passing Interface)の通信ルーチンを使用して、②のネットワークを経由してデータの通信を行います。
- スレッド並列のプログラム：図5-1-1(2)に示す、共有メモリ型並列計算機用の並列プログラムです。コンパイラに自動的に並列化させる方法や、③に示すOpenMPの指示行をループに指定する方法があります。



■ アムダールの法則

アムダールの法則を簡単に説明します。図5-1-2に示すように、1台のCPUで計算時間が100分かかるプログラムを並列化し、計算時間の80%の部分が並列化されます(これを並列化率80%と言います)。80%の部分

部分が並列化できるので、一見、並列化の効果が高いように思われます。しかしこのプログラムを、たとえ100万台のCPUで並列に計算しても、図5-1-2に示すように、100分→20分(理想的な場合)にしかなりません。つまり、計算時間の80%しか並列化できないプログラムでは、CPUをいく

ら増やしても、速度向上率は5倍(=100分/20分)が限界です。例えばCPU100台で80倍のような高い速度向上率を得るためには、並列化率が80%程度では論外で、少なくとも99%以上である必要があります。

ただし、これはCPUの台数が多い場合の話です。CPUの台数が少ない場合、並列化率が80%ならば、CPU2台




図5-1-2

■ 速度向上率を上げるためには

CPU1台で100分かかっているプログラムは、理想的には、CPU4台で25分(速度向上率は4倍)になります。ところが図5-1-3の場合、50分(速度向上率は2倍)にしかなりません。その原因を以下に示します。

- (1) 並列化率が80%しかなく、並列に実行しても、前述のように並列化できないうる20%の部分が残っています。
- (2) 並列化可能な80%の部分が、1/4の20%の部分ならず、各CPUで計算時間がバラついています。このような場合、一番遅いCPU(本例ではCPU**3**)に足をひっぱらねばなりません。言い換えると、処理が早く終了して遊んでいるCPU(CPU**0**など)があるため、速度が遅くなります。
- (3) プログラムを並列に実行すると、各種のオーバーヘッドが発生します。例えば、スレッド生成/同期のオーバーヘッド(スレッド並列の場合)、データの通信時間(MPI並列の場合)などがあります。

以上より、速度向上率を上げるためには、以下の点に考慮する必要があります。これらについて、次節以降で説明します。

- (1) CPUの台数が多い場合)並列化率を高くする。
 - (2) CPU間のロードバランスを均等にす。
 - (3) 並列化に伴うオーバーヘッドを少なくする。




図5-1-3

■ CUDA化して並列化の効果が出るかどうかを見積もる方法

図5-1-3をGPUでの並列計算に適用してみます。CUDA化を検討している(CUDA化する前の)プログラムの各部分の時間が、例えば①~③のようになっていたとすると、図5-1-3は図5-1-4のようになります。

- ① CPUで、ジョブ全体の計算時間は100分でした。
- ② CPUで、GPUで並列化可能な部分のみの計算時間を測定したところ、60分でした。GPUはCPUより圧倒的に計算時間が速いので、この部分はCUDA化すると近似的にゼロになるとみなすことができます。
- ③ CUDA化した場合に、CPUとGPUの間でコピーが必要になります。そのコピー量と同じ量のコピーだけを行う簡単なCUDAプログラムを作成し、コピー時間を測定したところ、20分かかりました。

図5-1-4から、このプログラムをCUDA化した場合、(理想的な場合で)40%程度速くなるかと予想されます。このように、プログラムによっては、CUDA化して効果が出そうかどうかを、CUDA化する前にある程度見積もることができま。




図5-1-4


5-2 並列性とは何か

5-1節の「(1) 速度向上率を上げるために、並列化率を高くする」方法を説明する前提として、本節では「並列性とは何か」について説明します。並列化するのは並列性のあるループです。CUDAで並列化する場合は、並列化したいループに並列性があるかどうかは、ユーザーが自分で判断する必要があります。並列性のないループを誤って並列化した場合、通常は結果がおかしくなるので間違いに気付きませんが、ループによっては、100回に99回は結果が(たまたま)正しく、1回だけおかしくなるという可能性もあるので、並列性の判断には注意が必要です。

■ 並列性の定義

並列化する部分の多くはループなので、以下ではループの並列化を想定します。反復回数が2回のループを逐次に処理した場合、図5-2-1(1)に示すように、ループの1反復目(以後、反復1、反復2と略記します)の順に処理されます。このループを並列化して並列に実行した場合、図5-2-1(2)のように実行が行われます。なお、図5-2-1(1)(2)の「CPU」とは、そのCPUで稼働するスレッドまたはプロセスを意味します。

並列化された反復1と反復2は、どちらが先に実行されるか、あるいは全く同時に実行されるかわかりません。反復1と反復2がどの順に実行された場合でも、図5-2-1(1)(2)の計算結果が同じになるループが、並列性のあるループ、あるいは並列化できるループです。








■ ループ反復間の依存関係

どのようなときに、図5-2-1(1)(2)の計算結果が同じになるか(=並列性があるか)を検討します。

- 図5-2-2(1)のように、反復1と反復2が、異なる変数や配列しか使用しない場合、計算結果は同じになります。
- 図5-2-2(2)のように、反復1と反復2が、同じ変数Aを参照のみする場合、計算結果は同じになります。
- 図5-2-2(3)では、反復1で変数Aを更新し、反復2で同じ変数Aを参照しています。これを後方依存性と言います。この場合、2つの反復には依存関係があり、必ず反復1、反復2の順に実行する必要があります。このループを並列に実行した場合、反復1と反復2のどちらが先に実行されるかは、タイミングによって異なります。反復1が先に実行された場合、逐次処理と実行順序が同じなので、たまたま逐次処理と同じ結果になります。一方反復2が先に実行された場合、反復1が更新する前の変数Aの値を反復2が参照してしまうため、逐次処理と計算結果が変わってしまいます。このように、後方依存性のあるループは、タイミングによって逐次処理と計算結果が変わってしまう可能性があるため、並列性はありません。
- 図5-2-2(4)では、反復1で変数Aを参照し、反復2で同じ変数Aを更新します。これを前方依存性と言います。並列に実行し、反復2が先に実行された場合、反復2がAを更新した後で反復1がAを参照し、逐次処理と結果が変わってしまうので、並列性はありません。
- 図5-2-2(5)では、反復1と反復2が同じ変数Aを更新します。これを出力依存性と言います。並列に実行し、反復2が先に実行された場合、反復2がAを更新した後で反復1がAを更新し、逐次処理と結果が変わってしまうので、並列性はありません。

以上のように、ループの各反復間に依存関係(後方依存性、前方依存性、出力依存性)があるループは、並列性がなく、並列化できません(後述するように、ループによっては、ロックを変更して並列化できる場合もあります)。依存関係があって並列性のないループを、帰参参照のあるループと呼ぶこともあります。



■ 並列性のあるループの例

図5-2-3(1)のループを展開した図5-2-3(2)の、①と②のステートメント間には全く依存関係がありません。言うまでもないですが、このようなループは並列性はあります。逐次処理で実行した場合の動作を図5-2-3(3)に示します。図の例えば「0→1」は、実行前の「0」が、実行後は「1」に変化したことを示します。このループを並列に実行した場合、図5-2-4(1)(2)に示すように、CPU①の処理(①)とCPU②の処理(②)が同時に実行されても、①が先に、あるいは②が先に実行されても、図5-2-3(3)と同じ結果になります。

```

:
for(i=0; i<3; i++){
    A[i] = B[i] + C;
}
:




```

```

A[0] = B[0] + C; ①
A[1] = B[1] + C; ②

```

図5-2-3(1) 逐次 図5-2-3(2) 逐次



■ 後方依存性のあるループの例

後方依存性のあるループの具体例を図5-2-5(1)に示します。ループを展開した図5-2-5(2)の、①の計算結果を②で使用するため、①と②のステートメント間には、①が終了しないと②を実行できないという依存関係があります。

まず逐次処理で実行した場合、図5-2-5(3)のようにになります。このループを並列に実行し、図5-2-6(1)(2)に示すように、CPU①の処理(①)が先に実行された場合は、図5-2-5(3)の結果と一致します。しかし、図5-2-7(1)(2)に示すように、CPU②の処理(②)が先に実行された場合は、図5-2-7(2)の下線部の計算結果が図5-2-5(3)と変わります。このため、このループには並列性がありません。なお、図5-2-5(1)のループの場合、ロジックを変更すればある程度の並列化ができます。この方法については次節で説明します。

```

:
for(i=1; i<3; i++){
  A[i] = A[i-1] + B[i];
}
:

```

図5-2-5(1) 逐次

```

A[1] = A[0] + B[1]; ①
A[2] = A[1] + B[2]; ②

```

図5-2-5(2) 逐次

時間軸 CPU 0 CPU 1




図5-2-6(1) 並列(①)が先に実行

時間軸 CPU 0 CPU 1




図5-2-7(1) 並列(①)が先に実行

■ 前方依存性のあるループの例

前方依存性のあるループの例を図5-2-8(1)に示します。ループを展開した図5-2-8(2)から分かるように、ステートメント間に \nearrow 方向の、(逐次処理では存在しない)依存関係があります。

まず逐次処理で実行した場合、図5-2-8(3)のようになります。このループを並列に実行した場合、図5-2-9(1)(2)に示すように、CPU 0 の処理(①)が先に実行された場合は、図5-2-8(3)の結果と一致します。しかし図5-2-10(1)(2)に示すように、CPU 1 の処理(①)が先に実行された場合は、図5-2-10(2)の下線部の計算結果が図5-2-8(3)と変わります。このため、このループには並列性がありません。

なお、図5-2-8(1)のループの場合、ロジックを少し変更すれば並列化ができません。この方法については次節で説明します。

```

:
for(i=0; i<2; i++){
  A[i] = A[i+1] + B[i];
}
:

```

図5-2-8(1) 逐次

```

A[0] = A[1] + B[0]; ①
A[1] = A[2] + B[1]; ②

```

図5-2-8(2) 逐次

時間軸 CPU 0 CPU 1




図5-2-9(1) 並列(①)が先に実行

時間軸 CPU 0 CPU 1




図5-2-10(1) 並列(①)が先に実行




図5-2-5(3) 逐次




図5-2-6(2) 並列(①)が先に実行




図5-2-7(2) 並列(①)が先に実行




図5-2-8(3) 逐次




図5-2-9(2) 並列(①)が先に実行












図5-2-10(2) 並列(①)が先に実行

■ 出力依存性のあるループの例

図5-2-11(1)では、左辺がリストベクトル(配列INDEX)を使用した間接アドレスになっていました。ループを展開した図5-2-11(2)の□から分かるように、①と③で同じ要素A[1]を更新しており、出力依存性があります。

まず逐次処理で実行した場合、図5-2-11(3)のように処理が行われ、A[1]は最終的に「3」になります。このループを、各CPUが2反復ずつ担当して並列に実行し、図5-2-12(1)(2)に示すように、CPU①の処理(①)が先に実行された場合は、図5-2-11(3)の結果と一致します。しかし図5-2-13(1)(2)に示すように、CPU①の処理(①)が先に実行された場合は、図5-2-13(2)の下線部の計算結果が図5-2-11(3)と変わります。このため、このループには並列性がありません。

なお、図5-2-14(1)のように、下線部の値が全部異なる場合は、図5-2-14(2)に示すように、配列Aの同じ要素を更新しておらず、図5-2-14(3)に示すように並列化が可能です。



■ 一時変数と並列性

図5-2-15のように、計算の中間結果を保管するため、一時変数tempを使用するループの並列性について検討します。説明を簡単にするため、図5-2-16(1)の例で説明します。

図5-2-16(1)のループを展開すると図5-2-16(2)になります。ループの2反復間には、後方依存性(↖)、前方依存性(↗)、出力依存性(□)があるため、並列性がありません。このように、ループの各反復で同じ一時変数を更新するループを並列化した場合、複数のCPUが同じ一時変数をほぼ同時に更新/参照する可能性があるため、ライミングによって結果が正しかったり間違ったりする現象が発生します(同期を指定し忘れた場合と同様の現象です)。

一方、一時変数tempを配列にした図5-2-17(1)の場合、図5-2-17(2)のようにループの2反復間の依存性がなくなり、並列性があります。このループを並列化した場合、複数のCPUが異なる一時変数を更新/参照するため、ライミングによって結果が変わることはなく、常に正しい結果となります。

これをCUDA化したプログラムに当てはめると、図5-2-18(1)(2)では、各スレッドが同じ一時変数を更新/参照するため、図5-2-16(1)と同様に並列性はなく、ライミングによっては誤動作します。一方図5-2-18(3)(4)では、各スレッドが異なる一時変数を更新/参照するため、図5-2-17(1)と同様に並列性があり、正常に動作します。

```

:
for(i=0;i<2;i++){
    temp = A[i] + 1.0f;
    B[i] = temp*2.0f;
    C[i] = temp*3.0f;
}
:

```

図5-2-15




図5-2-16(2)

```

:
for(i=0;i<2;i++){
    temp = A[i];
    B[i] = temp;
}
:

```

図5-2-16(1)

```

:
for(i=0;i<2;i++){
    temp[i] = A[i];
    B[i] = temp[i];
}
:

```

図5-2-17(1)

```

temp[0] = A[0];
B[0] = temp[0];
temp[1] = A[1];
B[1] = temp[1];

```

図5-2-17(2)

```

__device__ float temp;
__global__ void kernel(float *dA,float *dB){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    temp = dA[i];
    dB[i] = temp;
}

```

図5-2-18(1) ✖ 間違い

tempをcudaMallocで確保した
場合も同様に間違いです。

```

__global__ void kernel(float *dA,float *dB){
    float temp;
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    temp = dA[i];
    dB[i] = temp;
}

```

図5-2-18(3)

tempはスレッドごとに
異なるレジスタに確保されます。

```

__global__ void kernel(float *dA,float *dB){
    __shared__ float temp;
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    temp = dA[i];
    dB[i] = temp;
}

```

図5-2-18(2) ✖ 間違い

```

__global__ void kernel(float *dA,float *dB){
    __shared__ float temp[512];
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    temp[i] = dA[i];
    dB[i] = temp[i];
}

```

図5-2-18(4)

ブロック内のスレッド数が
512の場合の例です。

■ 縮約演算と並列性

図5-2-19のように、配列の複数の要素(A[0]~A[5])の値から、1つの結果(sum)を求める演算を、本書では縮約演算(reduction operation)と呼びます。合計、内積、最大/最小などが代表的な縮約演算です。




図5-2-19

縮約演算を行うループの並列性について検討します。図5-2-20(1)に示す、合計を求めるループを展開した図5-2-20(2)の(1)の部分の動作を、図5-2-21(1)の①~④に示します。図中の○はレジスターを示します。まず①で、変数sumの現在の値(0)をレジスターにロードし、②で、加算するA[0]をレジスターにロードし、③で2つのレジスターを加算し、④で変数sumにストアします。図5-2-20(2)の(1)が終了し、次に(2)で、図5-2-21(1)の⑤~⑧を同様に実行します。最終的に、変数sumの値は「3」(=1+2)になります。

このループを図5-2-20(3)のように並列化し、例えばCPU0とCPU1が図5-2-21(2)の数字の順に動作したとします。するとCPU0が①で、「1」を変数sumにストアし、その後CPU1が②で、「2」を変数にストアするたため、最終的に変数sumの値は「2」になり、図5-2-21(1)の結果と変わってしまいます。これは、異なるCPUが同じ変数に、ほぼ同時に値を加算したのが原因です。このように、縮約演算は、そのままでは並列化することはできません。

図5-2-22に示すように、Aで各CPUが、メモリ上の異なる変数に値を加算し、それを最後にBで、図5-2-21(2)の問題が発生しないように加算すれば(注1)、縮約演算の並列化が可能です。CUDAでの具体的な縮約演算の方法については8-3節で説明します。

(注1) 図5-2-22で、CPU0が代表してBの加算を行う方法や、ロック機能(あるCPUがBの加算を実行中に、他のCPUはBの加算ができないようにする機能)を使用する方法があります。




図5-2-20(1)




図5-2-20(3)




図5-2-21(1)




図5-2-21(2)




図5-2-22

■ 縮約演算を並列化する場合の注意点

縮約演算のうち、実数の合計や内積を求めループを並列化する場合の注意点を説明します。a, b, cが実数のとき、数学の世界では下記の(1)式が成立しますが、計算機の世界では、扱える桁数が有限なので、丸め誤差や桁落ちの影響で、厳密には(2)式となります。

$$(1) (a + b) + c = a + (b + c) \quad (2) (a + b) + c \neq a + (b + c)$$

実数の合計や内積を求めループを並列化した場合、以下のように、CPU数によって加算の順序が変わるため、上記の理由により、CPU数によって計算結果が若干変わる可能性があります。また例えば4CPUで、 \oplus の加算が「早い者順」に行われる場合は、同じ4CPUでも実行するたびに結果が若干変わることがあります。

- 逐次処理 : $A[0] + A[1] + A[2] + A[3] + A[4] + A[5] + A[6] + A[7]$
- 2 CPU : $(A[0] + A[1] + A[2]) + (A[3] + A[4] + A[5] + A[6] + A[7])$
- 4 CPU : $(A[0] + A[1]) \oplus (A[2] + A[3]) \oplus (A[4] + A[5]) \oplus (A[6] + A[7])$

例えば連立一次方程式の反復解法(CG法など)では、答えが収束するまで(計算結果がある条件を満足するまで)何度も計算を繰り返します。この解法で現れる、合計や内積のループを並列化すると、上記の理由で、CPU数によって、あるいは同じCPU数でも実行するたびに、収束回数が変わる可能性があります。

■ 複雑な計算を行うループの並列性

本節の例のように構造が簡単なループは、並列性があるかどうかを判断するのは容易ですが、図5-2-23(1)のように構造が複雑な場合、判断が難しくなります。これを容易に、(ある程度)判断できる方法を説明します。

図5-2-24(1)のループは並列性があります。このループを展開すると図5-2-25(1)になります。各行の順番を変えた全てのパターンを図5-2-25(2)～図5-2-25(6)に示します。なお、図5-2-24(1)の②のループ反復の順番を逆にした図5-2-24(2)を展開したのが図5-2-25(6)です。

図5-2-24(1)のように並列性のあるループの場合、展開した図5-2-25(1)～図5-2-25(6)は全て、図5-2-24(1)と同じ計算結果になります(並列に実行したとき、どの順に実行が行われても正しくなる必要があるのです)。従って、図5-2-24(1)が並列性のあるループであれば、図5-2-24(2)も同じ計算結果になります。

以上のことから、図5-2-23(1)の場合も、①のループ反復の順番を逆にした図5-2-23(2)が図5-2-23(1)と異なる計算結果ならば、①のループに並列性はないと判断することができます。一方同じ計算結果の場合、①のループに並列性のある可能性は高いですが、断言することはできません。

```

:
for(i=0; i<100; i++){ ①
  sub1();
}
:

```

図5-2-23(1)

```

void sub1(){
  計算
  sub2();
  計算
}

```

```

void sub2(){
  計算
}

```

図5-2-23(2)

```

:
for(i=99; i>=0; i--){
  sub1();
}
:

```

```

:
for(i=0; i<3; i++){ ②
  A[i] = B[i] + C;
}
:

```

図5-2-24(1)

```

:
for(i=2; i>=0; i--){
  A[i] = B[i] + C;
}
:

```

図5-2-24(2)

```

A[0]=B[0]+C;
A[1]=B[1]+C;
A[2]=B[2]+C;

```

図5-2-25(1)

```

A[0]=B[0]+C;
A[2]=B[2]+C;
A[1]=B[1]+C;

```

図5-2-25(2)

```

A[1]=B[1]+C;
A[0]=B[0]+C;
A[2]=B[2]+C;

```

図5-2-25(3)

```

A[2]=B[2]+C;
A[0]=B[0]+C;
A[1]=B[1]+C;

```

図5-2-25(4)

```

A[2]=B[2]+C;
A[0]=B[0]+C;
A[1]=B[1]+C;

```

図5-2-25(5)

```

A[2]=B[2]+C;
A[1]=B[1]+C;
A[0]=B[0]+C;

```


図5-2-25(6)

5-3 並列化率を高くする方法

本節では、5-1節で述べた「(1) 速度向上率を上げるために、並列化率を高くする」方法を説明します。並列化率のないプログラムを並列化することは不可能ですが、別の解法に変更して並列化できる場合があります。

■ 並列化できない部分の分離

図5-3-1(1)では、1つのループの中に、並列性のある部分と並列性のない部分が混在しています。両者の間に依存関係がない場合、図5-3-1(2)のようにループを2つに分割すれば、並列性のある方のループを並列化することができます。図5-3-1(3)のようにI/O命令が含まれる場合も同様です。



■ ループを分割して並列化

図5-3-3(1)のループを逐次で実行した場合、図5-3-4(1)の①～⑧の順に実行が行われます。図5-3-3(1)を展開すると、図5-3-2に示すように後方依存性があるため、並列性はありません。もし図5-3-3(2)のように(無理に)並列に実行すると、図5-3-4(2)でCPUの②がCPUの③より先に実行された場合、下線部の結果が図5-3-4(1)と変わってしまいます。

この場合、図5-3-3(3)のようにループを2つに分割すると、図5-3-4(3)のように正しく実行が行われます。





図5-3-3(1)

図5-3-3(2) X

図5-3-3(3) O




図5-3-4(1)

図5-3-4(2)

図5-3-4(3)

■ 反復の途中で離脱するループ

図5-3-5(1)で、配列INDEXには「0」か「1」が設定されています。ループが反復し、INDEXの値が「0」の間②の計算をし、「1」になったら①でループを離脱します。逐次で実行した場合の結果を図5-3-6(1)に示します。

このループを図5-3-5(2)のように並列化し、2台のCPUで実行した場合、図5-3-6(2)のように下線部の計算結果が逐次的の場合と変わってしまうので、並列化できません。ただし図5-3-6(3)に示すように、配列INDEXの最初の「1」以降の要素を全て「1」に設定することができれば、図5-3-5(2)でも並列化できます。

別の並列化方法を図5-3-5(3)に示します。元のループを2つに分割し、最初のループでは、配列INDEXの値が「1」になるループ反復iend(本例では3)を逐次処理で調べます。2つ目のループでは、i=0~(iend-1)の範囲のみを並列に実行します。

```

:
for(i=0;i<8;i++){ 逐次
  if(INDEX[i]==1) break;①
  M[i] = 9;        ②
}
:

```

図5-3-5(1)

```

:
for(i=0;i<8;i++){ 並列
  if(INDEX[i]==1) break;
  M[i] = 9;
}
:

```

図5-3-5(2) X (○)

```

:
for(i=0;i<8;i++){ 逐次
  if(INDEX[i]==1) break;
}
iend = i;
for(i=0;i<iend;i++){ 並列
  M[i] = 9;
}
:

```

図5-3-5(3) ○

	0	1	2	3	4	5	6	7
INDEX	0	0	0	1	0	0	0	0
M	9	9	9					

図5-3-6(1)

	CPU0	CPU1	CPU
INDEX	0	0	0
M	9	9	9

図5-3-6(2) X

	0	1	2	3	4	5	6	7
INDEX	0	0	0	1	0	0	0	0
M	9	9	9					

CPU0

iend

	0	1	2	3	4	5	6	7
INDEX	0	0	0	1	1	1	1	1
M	9	9	9					

図5-3-6(3) ○

	CPU0	CPU1	CPU
INDEX	0	0	0
M	9	9	9

iend

CPU0

CPU1

図5-3-6(4)

■ 配列の添字を加算で決定するループ

図5-3-7(1)のループは、下線部が縮約演算なので、5-2節で説明したように、このままでは並列化できません。図5-3-7(2)または図5-3-7(3)のようにすれば、縮約演算がなくなるので、並列化することができます。

```

:
icount = 0;
for(i=0;i<6;i++){
  M[icount] = 1;
  icount = icount + 2;
}
:

```

図5-3-7(1) X

```

:
for(i=0;i<6;i+=2){
  M[i] = 1;
}
:

```

図5-3-7(2) ○

```

:
for(i=0;i<6;i++){
  M[i*2] = 1;
}
:

```

図5-3-7(3) ○

	0	1	2	3	4	5
M	0	→1	0	0	→1	0

	CPU0	CPU1	CPU
M	0	→1	0
	0	→1	0
	0	→1	0

図5-3-7(2) ○

図5-3-7(3) ○

■ 後方依存性のあるループ

図5-3-8(1)は、5-2節で説明した後方依存性のあるループなので、このままでは並列化はできません。しかし不完全な並列化であれば可能です。図5-3-8(1)を逐次処理で計算した場合、図5-3-8(2)の①,②,・・・の順に計算が行われます。

これを例えば3台のCPUで、図5-3-8(3)に示すように並列に計算します。

- まず各CPUは、①,(1),①(太線)を並列に計算(加算)します。
- 計算が完全に終了したら、②,(2),②(点線)を、②→②(2)の順に逐次処理で計算(累積)します。
- 計算が完全に終了したら、各CPUは③,(3),③(細線)を、並列に計算(累積)します。

このうち②,(2),②は逐次処理ですが、他の処理より計算量が少ないので、処理する要素数が多いときは無視することができます。各要素の加算を、①,(1),①と、③,(3),③の2回行っているので、②,(2),②を無視した場合、並列化による速度向上率は4CPUで2倍、8CPUで4倍となり、不完全な並列化となります(完全な並列化の場合は4CPUで4倍、8CPUで8倍となります)。

```

:
for(i=1; i<10; i++){
    A[i] = A[i-1] + B[i];
}
:
    
```

図5-3-8(1)




図5-3-8(2)




図5-3-8(3)

■ 前方依存性のあるループ

図5-3-9(1)は、5-2節で説明した前方依存性のあるループなので、このままでは並列化はできません。しかし、ロジックを少し変更すれば並列化が可能です。図5-3-9(1)を逐次処理で計算した場合、図5-3-9(2)の①,②,・・・の順に計算が行われます。

これを3台のCPUで図5-3-9(3)のように並列に計算します。まず各CPUは、①,(1),①で、A[3],A[6],A[9]の値を一時変数tempにコピー(退避)します(太い↓)。次に各CPUは、②,(2),②を並列に計算します。このときA[3],A[6],A[9]の参照の代わりに、一時変数tempの値を使用します(太い←)。なお、A[9]は一時変数tempにコピーしなくてもよいですが、全CPUが同じ動作をした方がプログラムが簡単なので、コピーしています。

```

:
for(i=0; i<9; i++){
    A[i] = A[i+1] + B[i];
}
:
    
```

図5-3-9(1)




図5-3-9(2)




図5-3-9(3)

■ 並列性のある解法への変更

図5-3-10(1)は、ヤコビ法を1次元化したループです。ヤコビ法は反復解法で、収束するまで図5-3-10(1)のループを何度も実行します(配列Bが次の反復での配列Aになります)。動作を図5-3-10(3)に示します。配列A[1]~[8]の各要素の、ある反復での計算前の値を(1)~(8)、計算後の値を①~⑧で示します。また「境」は固定境界の値を示します。矢印は各要素の依存関係を示します。ヤコビ法は、図5-3-10(1)のループを展開した図5-3-10(2)から分かるように、依存関係がなく、並列化が可能です。

図5-3-11(1)は、ヤコビ法の改良版であるガウスザイデル法(またはSOR法)を単純化したループです。動作を図5-3-11(3)に示します。前述のヤコビ法では、図5-3-10(3)の○に示すように、②を計算するのに、計算前の値である(1)と(3)を使用しました。ガウスザイデル法では、図5-3-11(3)の○に示すように、計算後の①と計算前の(3)を使用します。このため、ヤコビ法よりも収束が速くなります。

ガウスザイデル法は、図5-3-11(1)を展開した図5-3-11(2)の矢印に示すように、後方依存性(↘)と前方依存性(↗)があり(✓)、並列性はありません。これを図5-3-11(3)で確認してみます。CPU2台で並列に実行し、CPU④が④を計算する前にCPU⑤が⑤を計算した場合、⑤を、計算後の④でなく計算前の(4)を使用して計算し、計算結果が逐次処理の場合と変わってしまうため、並列性はありません。

図5-3-12(1)は、ガウスザイデル法(またはSOR法)を、マルチカラー法(またはレドブロック法)という方法に変更したループです。動作を図5-3-12(3)に示します。①のループの1反復目(k=0)に、○に示す①,③,⑤,⑦を計算し、2反復目(k=1)に②,④,⑥,⑧を計算します。ガウスザイデル法(またはSOR法)と計算順序が異なっており、計算結果も同じにはなりません。収束計算なので問題ありません。

マルチカラー法は、図5-3-12(1)を展開した図5-3-12(2)に示すように、①のループの1反復目内、および2反復目内の各ステートメント間に依存関係はありません。従って②のループは並列に実行することができます。ただし、①のループの1反復目と2反復目間に、図5-3-12(2)の○に示す依存関係があるので、1反復目が完全に終了してから2反復目を実行するように、1反復目と2反復目の間で同期を取る必要があります。

以上をまとめます。ガウスザイデル法のように並列性のない解法を、並列性のある解法に変更できる場合があります。例えばヤコビ法は、収束が遅いので逐次処理では使われませんが、並列性があります。またマルチカラー法は、ガウスザイデル法と収束性はそれほど変わらず、並列性があります。




図5-3-10(2)




図5-3-11(2)




図5-3-12(2)




図5-3-10(3)




図5-3-11(3)





図5-3-12(3)

5-4 ロードバランスを均等にする方法

本節では、5-1節で述べた「(2) 速度向上率を上げるために、CPU間のロードバランスを均等にする」方法を説明します。

図5-4-1(1)のループを2CPUで並列に計算する場合、通常のループであれば、図5-4-1(2)(3)に示すように各CPUが配列Aの要素を1/2ずつ処理すれば、各CPUのロードバランスは均等になります。ところが以下で説明するように、均等にならないループもあります。

なお、並列化のため、図5-4-2(2)では「ループを1/2に分割」しており、図5-4-2(3)では「配列を1/2に分割」しています。通常、両者は同じ意味なので、本節では主に配列の図を使用して説明します。



■ ループ/配列の分割方法

ループあるいは配列を分割する方法として、以下の方法があります。

(1) ブロック分割

配列が1次元の場合、図5-4-2のように分割する方法をブロック分割と呼びます。並列化する場合、ブロック分割が最も多く用いられます。

配列が2次元の場合、図5-4-3(1)(2)に示すように1つの次元で分割する方法と、図5-4-4(1)(2)に示すように2つの次元で分割する方法があります。

1つの次元で分割した場合、図5-4-3(2)(3)から分かるように、CPUの台数を増やしても、1つのCPUが担当する領域の境界の長さ(二重線)は変わりません。一方2つの次元で分割した場合、図5-4-4(2)(3)から分かるように、CPUの台数を増やすと、1つのCPUが担当する領域の境界の長さ(二重線)は短くなります。

従って、MPI並列で、境界の部分で他のCPUとの通信が発生し、CPUの台数が多い場合、図5-4-3(3)よりも図5-4-4(3)の方が、(境界の長さが短いので)通信量が少なくなり、通信時間も短くなります。ただし図5-4-3(3)よりも図5-4-4(3)の方が境界の数が2倍になるので、通信回数は2倍になり、通信の立上り時間のオーバーヘッド(5-5節参照)が増えます。




図5-4-3(1)




図5-4-3(2)




図5-4-3(3)




図5-4-4(1)




図5-4-4(2)




図5-4-4(3)

(2) サイクリック分割/ブロックサイクリック分割

CPU0, 1, 2が、1次元配列の各要素を、図5-4-6(1)のように担当とします。このように、1要素ずつ、異なるCPUが順繰りに担当する分割方法をサイクリック分割と呼びます。ブロック分割では何らかの理由で各CPUのロードバランスが不均等になる場合、サイクリック分割で均等化できることがあります(例は後述します)。

図5-4-7(1)の○に示すように、**複数要素(同じ数)**ずつ、異なるCPUが順繰りに担当する分割方法を**ブロックサイクリック分割**と呼びます。ブロックサイクリック分割は、本当はサイクリック分割にしたいけれども、サイクリック分割にすると別の問題が発生する場合、サイクリック性を多少犠牲にする代わりに、別の問題を低減する目的で用いられます。例を2つ示します。

図5-4-6(1)の場合、**CPU0**は図5-4-6(2)の①,②,③,④の順に要素を処理します。例えば矢印に示すように3つ飛び以上のストライド(間隔)で要素を処理した場合、キャッシュミスが発生して速度が低下するとします。図5-4-6(2)では矢印が3本なので、3回キャッシュミスが発生します。一方図5-4-7(2)では、矢印は1本なので、キャッシュミスは1回に減少します(ただしサイクリック性が若干失われます)。

他の例として、MPI並列で、他のCPUが担当する要素との境界で、通信が必要になります。例えばCPU**0**が担当する要素の境界(⇔)の数は、図5-4-6(3)では多い(7個)ですが、図5-4-7(3)では少なく(3個)なるので、通信によるオーバーヘッドが減少します(ただしサイクリック性が若干失われます)。

サイクリック分割、ブロックサイクリック分割は、2次元配列でも可能です。図5-4-8(1)は、縦、横ともブロック分割、図5-4-8(2)は、縦はブロック、横はサイクリック分割、図5-4-8(3)は、縦、横ともブロックサイクリック分割の例です。

0 1 2 3 4 5 6 7 8 9 10 11



図5-4-6(1) サイクリック分割

0 1 2 3 4 5 6 7 8 9 10 11



図5-4-7(1) ブロックサイクリック分割




図5-4-6(2) サイクリック分割



図5-4-7(2) ブロックサイクリック分割




図5-4-6(3) サイクリック分割




図5-4-8(1)




図5-4-8(2)




図5-4-8(3)

■ ブロック分割ではロードバランスが均等にならない例

普通のループであれば、ブロック分割にすれば、CPU間のロードバランスは、ほぼ均等になります。以下では、ブロック分割でロードバランスが均等にならない例を紹介します。

(1) 場所によって計算量の分布に偏りがある場合(1)

図5-4-9(1)の2次元配列の中で、実際に計算するのは■の要素のみだとします(例えば湖の計算など)。図5-4-9(2)に示すように、配列の大きさを単純にブロック分割すると、各CPUが担当する要素数が不均等になります。実際に計算する要素数(本例では27個)が既知の場合、図5-4-9(3)に示すように、各CPUが担当する要素数がほぼ均等になるようにブロック分割すれば、CPU間のロードバランスはほぼ均等になります。




図5-4-9(1)




図5-4-9(2) X




図5-4-9(3) O

0: 9個
1: 9個
2: 9個

0: 5個
1: 13個
2: 9個

(2) 場所によって計算量の分布に偏りがある場合(2)

図5-4-10(1)の配列内で、■の部分は□の部分よりも計算量が多いとします。また、■の部分ができるように分布しますが、計算前には分らないとします。図5-4-10(2)に示すように、配列の大ききで単純にブロック分割すると、各CPUが担当する要素数が不均等になる可能性があります。

この場合、図5-4-10(3)のようにサイクリック分割にすれば、各列の計算量はばらついていても、各列の計算量を合計すると均等化されるので、多くの場合、CPU間のロードバランスは、ほぼ均等になります。ただし境界の数が増えるので、MPI並列で、境界間の通信が必要な場合はオーバーヘッドが多くなります。




図5-4-10(1)




図5-4-10(2) X




図5-4-10(3) O

計算量
0: 3個
1: 10個
2: 2個

計算量
0: 5個
1: 5個
2: 5個

(3) 場所によって計算量の分布に偏りがある場合(3)

図5-4-11(1)では箱の中に粒子が入っており、各粒子の計算量は、上下左右の隣接するマス内の粒子数に比例するとします(マスは実際には存在しません)。例えば②は、この粒子の計算量が2(②の粒子に隣接する粒子が2個)であることを示します。本例では中央付近に粒子が多いので、中央付近の粒子は計算量が多くなります。

図5-4-11(2)に示すように、箱の左から順に粒子数でブロック分割すると、中央付近の粒子を担当するCPU■の計算量が多くなり、CPU間のロードバランスが不均等になります。この場合、図5-4-11(3)に示すように、箱の左から順に粒子をサイクリック分割にすれば、多くの場合、CPU間のロードバランスは、ほぼ均等になります。




図5-4-11(1)




図5-4-11(2) X




図5-4-11(3) O

計算量
0: 3
1: 9
2: 6


計算量
0: 6
1: 5
2: 7

(4) 計算が進むにつれて計算量の分布が変化する場合

図5-4-12(1)では、計算が進むにつれて、計算領域が次第に小さくなります(例えば連立一次方程式のLU分解など)。図5-4-12(1)のようにブロック分割にした場合、計算が進むとCPU■の計算部分が終了し、さらに計算が進むとCPU■の計算部分も終了するので、次第にCPU間のロードバランスが不均等になります。

一方サイクリック分割にした図5-4-12(2)では、計算が進んでも、常にほぼロードバランスが均等になります。このように、計算が進むにつれて、計算領域の範囲が変化する場合、サイクリック分割にすると、CPU間のロードバランスをほぼ均等できる場合があります。

図5-4-12(3)の例では、計算が進むにつれて、計算領域の大きさは変化しませんが、計算量の多い部分(■)と少ない部分(□)の分布が変化します。この場合もロードバランスを均等にするためにサイクリック分割が有効です。



■ マスタースレーブ(マスターワーカー)方式

前述のブロック分割やサイクリック分割では、並列部分の計算を開始する前に、どのCPUがどの要素を担当するかが決まっています。以下で説明するマスタースレーブ(マスターワーカー)方式では、並列部分の実行中に、どのCPUがどの要素を担当するかが動的に決まります。

マスタースレーブ方式では、1台のマスターCPU(係長に相当)と、複数台のスレーブCPU(平社員に相当)を使用します。マスターCPUはスレーブCPUに仕事を与え、スレーブCPUは仕事をを行い、終了したらマスターCPUに報告します。マスターCPUはそのスレーブCPUに、次の仕事を与えます。

図5-4-13(1)では、ループの各反復(①~⑧)での計算量が不規則です。そして、前述のブロック分割でもサイクリック分割でも、CPU間のロードバランスが均等になりたくいとしません。このような場合、マスタースレーブ方式で、ロードバランスを均等にできる場合があります。

図5-4-13(1)をマスタースレーブ方式で実行した場合のタイムチャートを、図5-4-13(2)に示します。

- 図5-4-13(1)で、マスターCPUは、まずスレーブCPU**0, 1, 2**に、①, ①, ②反復目の処理を指示します。
- 例えばCPU**0**は、図5-4-13(2)の↓の時点で、⑩反復目の処理が完了します。
- CPU**0**の以後の動作を、図5-4-13(3)で説明します。まず(1)に示すように、CPU**0**はマスターCPUに、⑩反復目が終了したことを報告します。
- 図5-4-13(3)の左下の表は、各ループ反復の状態(未処理、処理中、処理済み)を示します。マスターCPUは(2)で、⑩反復目を「処理中」から「処理済」に変更します。
- マスターCPUは(3)で、未処理の⑤反復目を選択し、(4)で、⑤反復目の処理をCPU**0**に指示します。
- CPU**0**は(5)で、⑤反復目の処理を開始します。

このように、各スレーブCPUには「終わったら次の処理、終わったら次の処理」と絶えず間なく未処理の反復が与えられるので、プログラムのほぼ最後まで、遊んでいるCPUはなくなり、各CPUのロードバランスはほぼ均等になります。

図5-4-13(1)(2)では、ループの各反復の計算量が異なっていて、各CPUの処理能力は同じでした。逆に図5-4-14(1)(2)のように、ループの各反復の計算量は同じで、各CPUの処理能力が異なっている場合(速いCPUと遅いCPUが混在、あるいは、速いCPUと遅いCPUが混在)でも同様に、マスタースレーブ方式でロードバランスを均等にすることができます。




図5-4-13(1)




図5-4-13(1)




図5-4-13(2)





図5-4-14(2)



5-5 オーバーヘッドを低減する方法

本節では、5-1節で述べた「(3) 速度向上率を上げるために、並列化に伴うオーバーヘッドを少なくする」方法を説明します。並列計算の種類によって、発生するオーバーヘッドが異なるので、以下ではGPUに
関係するオーバーヘッドを取り上げます。

■ カーネル関数の呼び出しのオーバーヘッド

GPUでは、カーネル関数を1回呼ぶたびにオーバーヘッドが発生します。5-1節で紹介したスレッド並列でも同様のオーバーヘッドが発生するので、以下では図で説明しやすいスレッド並列で説明します。

図5-5-1(2)の2重ループで、内側のループ①でも外側のループ②でも並列性があります。例えば2CPUで並列に実行した場合、①で並列化すると、図5-5-2(1)に示すように、内側のループが2つのCPUで実行されます。一方②で並列化すると、図5-5-2(2)に示すように、外側のループが2CPUで実行されます。

このとき、図の「↙」の部分でオーバーヘッドが発生します(「↘」の部分でも若干発生します)。「↙」は、図5-5-2(1)では100回実行され、図5-5-2(2)では1回実行されるので、図5-5-2(1)の方がオーバーヘッドの回数が多く、時間がかかります。従って、多重ループはなるべく外側の②のループで並列化して下さい。なお、もし図5-5-1(1)の③で並列化できれば、「↙↘」の回数が最も少なくなります。

別の例を示します。図5-5-3(1)では、2つのループを別々に並列化しているのに、「↙↘」のオーバーヘッドが2回かかります。図5-5-3(2)では、2つのループを②のように合体することができれば、オーバーヘッドは1回になります。ただし、2つのループが合体できるのは、ループ間に依存関係がない場合のみです。GPUの場合も同様に、可能であればカーネル関数の呼び出し回数がなるべく少なくなるようにして下さい。

GPUの場合も同様に、可能であればカーネル関数の呼び出し回数がなるべく少なくなるようにして下さい。

```
void main(){
:
for(k=0;k<1000;k++){ ← ③
:
func();
:
}
```

図5-5-1(1)

```
void func(){
:
for(iy=0;iy<100;iy++){ ← ②
for(ix=0;ix<100;ix++){ ← ①
A[iy][ix] = ~;
}
}
:
}
```

図5-5-1(2)




図5-5-2(1) ①で並列化 ✕




図5-5-2(2) ②で並列化 ○

```
:
for(i=0;i<100;i++){ ← 並列
A[i] = A[i] + 1.0f;
}
for(i=0;i<100;i++){ ← 並列
B[i] = B[i] + 1.0f;
}
:
```

図5-5-3(1) ✕

```
:
for(i=0;i<100;i++){ ← 並列
A[i] = A[i] + 1.0f;
B[i] = B[i] + 1.0f;
}
:
```

図5-5-3(2) ○

図5-5-2(2) ②で並列化 ○

■ コピー/トランザクションのロード・ストアのオーバーヘッド

GPUでは、ホストとデバイス間のデータのコピー(CUDA関数`cudaMemcpy`など)にオーバーヘッドがかかり、通常この部分がGPUの一番のボトルネックになります。図5-5-4に示すように、コピー時間は以下のようになります。

$$\text{全コピー時間} = (1)\text{立上り時間} + (2)\text{コピー自体の時間}$$




図5-5-4

(1) 一回コピーを行うごとに、一定の立上り時間(latency:レイテンシー)がかかります。たとえ1要素しかコピーしなくても立上り時間がかかります。従って、コピーする量が同じならば、コピーする回数になるべく少なくなるようにして下さい。

(2) コピー自体の時間はコピーする量に比例します。つまり、コピーする量が2倍なら、コピー自体の時間も2倍になります。従って、計算に必要な最小限のデータのみをコピーするようにして下さい。

コピーの他に、3-2節で説明したグローバルメモリからのトランザクションのロード・ストアの場合も同様のオーバーヘッドが発生します。従って、トランザクションをロード/ストアする回数が最も少なく、トランザクションの大きさが最も小さい場合に、コアレスアクセスが最も効率よく行われます。

(1)(2)を少なくするための方法を以下で説明します。

(1) コピーする量が同じならばコピーする回数を少なくする

● 図5-5-5(1)や図5-5-5(2)に示すように、メモリ上で飛び飛びのデータを1要素ずつコピーすると、コピーするたびに立上り時間(➡の部分)がかかります。図5-5-5(3)のように、コピーしたい要素のみを1箇所に集め、1回でコピーすれば、立上り時間は1回で済みます。

なお、飛び飛びの要素のまま1回でコピーするCUDA関数(`cudaMemcpy2D`など: 3-3節参照)も提供されており、これを使用しても立上り時間は1回で済みます。




図5-5-5(1)

図5-5-5(2)

図5-5-5(3)

● 図5-5-6(1)のように、コピーをループ内で何度も行うと立上り時間がかかるので、図5-5-6(2)のように、コピーをループの外で1回だけ行うようにします。

```

:
for(i=0; i<N; i++){
    X[i] = ~;
    cudaMemcpy(~, &X[i], sizeof(float), ~);
}
:
:
for(i=0; i<N; i++){
    X[i] = ~;
    cudaMemcpy(~, X, N*sizeof(float), ~);
}
:

```

図5-5-6(1) ✖

図5-5-6(2) ○

(2) 必要最小限のデータのみをコピーする

● 図5-5-7(1)をCUDA化する場合、図5-5-7(2)のようにカーネル関数呼び出しの前後で毎回配列Aのコピーを行うと、コピーする量(以下コピー量)と計算量のオーダーが共に N^2 なので、あまり効果は出ません。

図5-5-8(1)(2)の行列乗算の場合は、コピー量のオーダーが N^2 、計算量のオーダーが N^3 で、コピー量の方が次数が少ないので、CUDA化すると(一般に)効果が出ます。また、行列のサイズが大きくなればなるほど、以下に示すように、計算に対するコピーの比率が少なくなり、効果が高くなります。

行列のサイズが $N \times N$ の場合：(コピー量のオーダー)/(計算量のオーダー) = $N^2/N^3 = 1/N$
 行列のサイズが $(2N) \times (2N)$ の場合：(コピー量のオーダー)/(計算量のオーダー) = $(2N)^2/(2N)^3 = 1/(2N)$

```
float A[N][N];
:
for(i=0;i<N;i++){
  for(j=0;j<N;j++){
    A[i][j] = A[i][j] + 1.0f;
  }
}
```

図5-5-7(1) ✘

```
float A[N][N], B[N][N], C[N][N];
:
for(i=0;i<N;i++){
  for(j=0;j<N;j++){
    float sum = 0.0f;
    for(k=0;k<N;k++){
      sum = sum + A[i][k]*B[k][j];
    }
    C[i][j] = sum;
  }
}
```

図5-5-8(1) ○

```
:
cudaMemcpy(dA, A, ~);   コピー量:  $N^2$  のオーダー
kernel<<<<~>>>(dA);   計算量:  $N^2$  のオーダー
cudaMemcpy(A, dA, ~);   コピー量:  $N^2$  のオーダー
:
```

図5-5-7(2) ✘

```
:
cudaMemcpy(dA, A, ~);   コピー量:  $N^2$  のオーダー
cudaMemcpy(dB, B, ~);   コピー量:  $N^2$  のオーダー
kernel<<<<~>>>(dA, dB, dC);  計算量:  $N^3$  のオーダー
cudaMemcpy(C, dC, ~);   コピー量:  $N^2$  のオーダー
:
```

図5-5-8(2) ○

● 図5-5-9(1)のようにタイムスラップルーブごとにコピーするのではなく、可能であれば図5-5-9(2)のように、一度デバイス側にコピーしたデータをデバイス側で何度も使用し、最後にホスト側にコピーします。


```
:
for(タイムスラップルーブ){
  cudaMemcpy(dA, A, ~);
  kernel<<<<~>>>();
  cudaMemcpy(A, dA, ~);
}
:
```

図5-5-9(1) ✘

```
:
cudaMemcpy(dA, A, ~);
for(タイムスラップルーブ){
  kernel<<<<~>>>();
}
cudaMemcpy(A, dA, ~);
:
```

図5-5-9(2) ○

● 図5-5-10(1)では、CPU側で計算した結果をデバイス側にコピーしていますが、図5-5-10(2)のように、GPU側でCPU側と同じ計算を行い(GPUは高速なので)、コピーをなくす方法もあります。



本章では、CUDAプログラムの速度を向上させるための各種方法について説明します。

6-1 ブロック数とスレッド数の設定 (2) (占有率計算機)

2-5節で、ブロック数とブロック内のスレッド数の設定方法を説明しました。本節では、ストリーミング・マルチプロセッサ上に同時に存在するワープ数を考慮して、これらの数を決定する方法を説明します。

■ 計算とロード/ストアのオーバーラップによるロード/ストア時間の隠蔽

まず、グローバルメモリ内の変数や配列の、ロード/ストア時間の隠蔽について説明します。

通常のCPU(またはコア)で並列プログラムを実行する場合、「使用するCPU数 = プロセス数」または、「使用するコア数 = スレッド数」となります。また、プロセス(またはスレッド)の切り換えに時間がかかるとなるため(注)、図6-1-1(1)(2)に示すように、あるCPUで実行に入ったプロセスは、途中で他のCPUに移動しないのが一般的です(スレッドの場合は多少移動する場合があります)。

一方、GPUでCUDA化したプログラムを実行する場合、一般に「使用するCUDAコア数 < スレッド数」となります。またGPUでは、スレッドの切り換えに時間がかからないため(注)、図6-1-1(3)に示すように、1つのCUDAコアで動作するスレッド(正確にはワープ)を頻繁に切り換えても問題ありません。GPUでは、この性質を利用して、以下で説明するように速度を速くすることができます。

(注) CPUやコアでは、プロセスやスレッドの切り換えで、レジスタの内容をメモリに保存/復元します。

GPUではレジスタが多く、メモリへの保存や復元が必要ないので、切り換えに時間がかかりません。




図6-1-2(1)のCUDAプログラムを、⑥に示すように、1ブロック、ブロック内のスレッド数32(=1ワープ)で実行した場合の、そのワープが動作するストリーミング・マルチプロセッサのタイムチャートの例を、図6-1-2(2)に示します(2-4節参照)。図中の「↓」はスレッドを表します。

図6-1-2(1)の①で、各スレッドは、グローバルメモリ上にある配列dAの、自分が担当する要素dA[i]をロード、加算、ストアします。これを図6-1-2(1)の(1)、[1]に示します。以後、図6-1-2(1)の②、③、④で同様の処理が行われます。

図6-1-2(2)の点線の部分(例えば[1]、(2))では、ロード/ストアはハーフワープ単位に行われ(3-2節参照)、この間、CUDAコアは動作していません。ロード/ストアの時間は、図では短いように見えますが、実際には加算と比べてはるかに時間がかかります。従って、点線の部分でCUDAコアを動作させることができれば、速度が向上します。

図6-1-3(1)では、⑤に示すように、1ブロック、ブロック内のスレッド数64(=2ワープ)で実行します。2つのワープは同一ブロック上に含まれるので、同じストリーミング・マルチプロセッサ上で実行されます。図6-1-3(1)で、ワープ0が⑥の実行を開始した直後にワープ1が⑥を開始した場合のタイムチャートの例を、図6-1-3(2)に示します。

図から分かるように、例えばワープ0の[6]、(7)のストア/ロードと、ワープ1の⑥の加算がオーバーラップ(同時に動くこと)しています。これによって、時間のかかるグローバルメモリのロード/ストアの時間([6]、(7))を隠蔽することができます。(本例の場合)CUDAコアが常に動作します。

このように、1つのストリーミング・マルチプロセッサ上に同時に存在できるワープ数が多いと、CUDAコアが動作する時間が長くなって速度が向上する可能性が高くなります。

```

__global__ void kernel(){
:
dA[i] = dA[i] + 1.0f ①
dB[i] = dB[i] + 2.0f ②
dC[i] = dC[i] + 3.0f ③
dD[i] = dD[i] + 4.0f ④
:
int main(void){
:
kernel<<<1,32>>>(); ⑤
:
}

```

図6-1-2(1)




図6-1-2(2)

```

__global__ void kernel(){
:
dA[i] = dA[i] + 1.0f ⑥
dB[i] = dB[i] + 2.0f ⑦
dC[i] = dC[i] + 3.0f ⑧
dD[i] = dD[i] + 4.0f ⑨
:
int main(void){
:
kernel<<<1,64>>>(); ⑤
:
}

```

図6-1-3(1)




図6-1-3(2)

■ 1つのストリーミング・マルチプロセッサ上に同時に存在できるワーブ数の制限

以下で、1つのストリーミング・マルチプロセッサ上に同時に存在できるワーブ数を多くする方法について説明します。「CUDA C Programming Guide」G.1節によると、CUDA(Compute Capability 1.3)では以下の制限があります。

【制限1】 1つのブロック内の最大スレッド数は512個です。つまり、1つのブロックに入る最大ワーブ数は16 (=512÷32)個です。

【制限2】 1つのストリーミング・マルチプロセッサ上に同時に存在できる最大ブロック数は8個です。

【制限3】 1つのストリーミング・マルチプロセッサ上に同時に存在できる最大ワーブ数は32個です。

図6-1-4に示すように、ブロックを□、ワーブを「o」で表した場合、上記の3つの制限は以下のように言い換えることができます。

【制限1】 1つの□の中に「o」が最大16個入ります。

【制限2】 1つのストリーミング・マルチプロセッサ上に同時に存在できる最大の□の数は8個です(なお、各□での「o」の数は同一です)。

【制限3】 1つのストリーミング・マルチプロセッサ上に同時に存在できる最大の「o」の数は32個です。




図6-1-4

上記の3つの制限を満足する、1つのストリーミング・マルチプロセッサあたりに同時に存在できるブロック、ワーブの状態を、図6-1-5の[1]~[6]に示します。

- 図の左から順に、1つのブロック内のワーブ数が、1, 2, ..., 16の場合を示します。
- 例えば[1]の上側の図はブロック数が最大(8個)の場合、下側の図はブロック数が1個の場合を示します。

図6-1-5が、上記3つの制限を満足することを確認します。

- 各ケースとも、1つの□内の「o」の数が16個以下なので、上記の【制限1】を満足します。
- 各ケースとも、□の数は8個以下なので、上記の【制限2】を満足します。
- 各ケースとも、全ての□内の「o」の合計は32個以下なので、上記の【制限3】を満足します。

図6-1-5をまとめると図6-1-6になります。図6-1-5の各ケースでの、1つのストリーミング・マルチプロセッサあたりに同時に存在できる全ワーブ数を、図6-1-6の○内の数字で表します。例えば図6-1-5の★のケースでは、ブロック数は2個、ブロック内のワーブ数は11個なので、図6-1-6の★は⑫(=2×11)個となります。

図6-1-6から、例えば1つのブロックあたりのスレッド数を512に設定した場合、ケース[6]の○に示すように、1つのストリーミング・マルチプロセッサあたりに同時に存在できるブロック数は1か2のいずれかか、ワーブ数は⑬か⑭のいずれかになります。




図6-1-5

ワーブ数/ブロック	[1]	[2]	[3]	[4]	[5]	[6]	[7]	[8]	[9]	[10]	[11]	[12]	[13]	[14]	[15]	[16]
スレッド数/ブロック	8	7	6	5	4	3	2	1								
1つの	⑧	⑭	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲
ストリーミング					⑳											
マルチプロセッサ					㉑											
あたりの					㉒											
ブロック数					㉓											
					㉔											
					㉕											
					㉖											
					㉗											
					㉘											
					㉙											
					㉚											
					㉛											
					㉜											
					㉝											
					㉞											
					㉟											
					㊱											
					㊲											
					㊳											
					㊴											
					㊵											
					㊶											
					㊷											
					㊸											
					㊹											
					㊺											

図6-1-6 例えば⑫は、1つのストリーミングマルチプロセッサあたりに存在するワーブ数が22個であることを示します。

■ 処理する要素数が少ない場合


処理する要素数が少ない場合、図6-1-6の範囲は狭くなります。例えば要素数が2000個で、1要素を1スレッドが担当する場合、全ワーブ数は $2000 \div 32 = 62.5$ (切り上げて63個)です。

63個のワーブを30個のストリーミング・マルチプロセッサで処理するので、1つのストリーミング・マルチプロセッサで処理するワーブ数は、 $63 \div 30 = 2.1$ 個 となります。

例えば図6-1-6のケース[2](1ブロックのワーブ数が2個)の場合、ワーブ数が2.1に近い、⑥、④、②個の場合の状態を図示すると、図6-1-7(1)(2)(3)のようになります。図中の㊱、㊲、㊳は、ストリーミング・マルチプロセッサを示します。なお、ケース[2]では、1つのブロックに2ワーブ入るので、全ワーブ数は63個でなく64個になっています。


(1) ケース[2]で1つのストリーミングマルチプロセッサあたりのワーブ数が⑥個の場合

図から分かるように、各ストリーミング・マルチプロセッサが処理するブロック数が不均等なので、実際にはこの状態にはならず、図6-1-7(2)になります。




(2) ケース[2]で1つのストリーミングマルチプロセッサあたりのワーブ数が④個の場合

通常はこの状態になります。なお、★に示すブロックは、実際には③に入るようです(4-5節参照)。



(3) ケース[2]で1つのストリーミングマルチプロセッサあたりのワーブ数が②個の場合

図6-1-7(2)のケースで、後述するように、資源不足のため、1つのストリーミング・マルチプロセッサに2個以上のブロックが入れない場合、図6-1-7(3)に示すように1個だけ入り、残りは待ち行列に入ります。



本例では、1つのストリーミング・マルチプロセッサで処理するワーブ数は、平均 $63 \div 30 = 2.1$ 個です。従って、図6-1-6のケース[2]の場合、②, ④, ..., ⑩のうち、2.1個以上で最も小さい個数(図6-1-7(2)に示す④個)か、それ以下の個数(図6-1-7(3)に示す②個)が、可能なワーブ数の範囲となります。

図6-1-8(図6-1-6と同じ)の範囲を求める手順を、要素数が13000個の場合で再度説明します。式中の「32」はワーブ内のスレッド数、「30」はストリーミング・マルチプロセッサの数です。

$$[\text{全ワーブ数}] = (13000 + 32 - 1) \div 32 = 407 \quad (\text{注}) \text{ 割り算の結果は切り捨てます。}$$

$$[\text{全ワーブ数}] \div 30 = 407 \div 30 = 13.6 \text{ 個} \quad (\text{1つのストリーミング・マルチプロセッサで処理する平均ワーブ数})$$

図6-1-8の[1]~[6]の各ケースで、13.6個以上の値のうち、一番小さい値(○で囲んだ部分)か、それ以下の値が、可能なワーブ数の範囲となります(図の太線より下の部分)。なお、ケース[1]では13.6個以上の値が存在しないので、一番大きな⑧以下となります。

ワーブ数/ブロック	[1]	[2]	[3]	[4]	[5]	[6]	[7]	[8]	[9]	[10]	[11]	[12]	[13]	[14]	[15]	[16]
スレッド数/ブロック	32	64	96	128	160	192	224	256	288	320	352	384	416	448	480	512
ストリーミング	⑧	⑩	⑫	⑭	⑮	⑰	⑱	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲
マルチプロセッサ	⑦	④	③	②	②	②	②	②	②	②	②	②	②	②	②	②
あたりの	⑥	⑫	⑮	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲
ブロック数	⑤	⑩	⑮	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲
	④	⑧	⑫	⑮	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲
	③	⑥	⑨	⑫	⑮	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲
	②	④	⑥	⑧	⑩	⑫	⑮	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲	⑲
	①	②	③	④	⑤	⑥	⑦	⑧	⑨	⑩	⑪	⑫	⑬	⑭	⑮	⑯

図6-1-8(図6-1-6と同じ)

■ レジスタ/シェアードメモリに関する制限

前述の3つの制限には、カーネル関数の特性(使用するレジスタ数とシェアードメモリの容量)は加味されていませんでした。実際には、下記の2つの制限が加わります(Compute Capability 1.3の場合)。

【制限4】1つのストリーミング・マルチプロセッサに搭載されているレジスタ数は16384個(1個あたり4バイト)です。1つのブロックに含まれる全スレッドが使用するレジスタ数の合計が r (個)だとすると、1つのストリーミング・マルチプロセッサ内に同時に存在できるブロック数は、 $16384/r$ (個)以下となります。

【制限5】1つのストリーミング・マルチプロセッサに搭載されているシェアードメモリの容量は16384バイトです。1つのブロックに含まれる全スレッドが使用するシェアードメモリの合計が s (バイト)だとすると、1つのストリーミング・マルチプロセッサ内に同時に存在できるブロック数は、 $16384/s$ (個)以下となります。


【制限4】について具体例を示します(【制限5】も考え方は同様です)。図6-1-9のプログラムでは、ブロックあたりのスレッド数が512個なので、ブロックあたりのワープロ数 $は512 \div 32 = 16$ 個です。この場合、

【制限1】～【制限3】から、1つのストリーミング・マルチプロセッサ上のブロックの状態は、図6-1-5の[6]の下端か上段のいずれかになります。これを図6-1-10(1)(2)に再掲します。

以下の説明を簡単にするため、レジスタ512個をまとめて「R」1個で表します。1つのストリーミング・マルチプロセッサには、レジスタが16384個(1個あたり4バイト)搭載されているので、「R」に換算すると、図6-1-10(1)の右図に示すように、 $32(=16384 \div 512)$ 個となります。

図6-1-9のプログラムで、例えば1つのスレッドがレジスタを16個使用するとします。1つのワープロ内の全スレッドは $512(=16 \times 32)$ 個、すなわち「R」1個分のレジスタを使用します。したがって、図6-1-10(1)に示すように、1つの「R」が1つの「R」を使用するので、2ブロック(合計32ワープロ)が、同時に1つのストリーミング・マルチプロセッサ上に存在することができます。これが図6-1-6のケース[6]の状態です。一方、1つのワープロ内の全スレッドが「R」2個分のレジスタを使用する場合、【制限4】により、図6-1-10(2)に示すように、1ブロック(合計16ワープロ)しか、ストリーミング・マルチプロセッサ上に存在することができません。これが図6-1-6のケース[6]の状態です。

なお、1つのワープロ内の全スレッドが「R」2個分より多い(例えば「R」4個分)レジスタを使用する場合、図6-1-10(3)に示すように、8ワープロまででレジスタを使いきるため、1ブロック内の16ワープロが1つのストリーミング・マルチプロセッサ上に存在できず、(図6-1-9のようにブロックあたり512スレッドでは)プログラムの実行は不可能になります。この場合の対処方法は、後述する「■ 補足」を参照して下さい。



■ 占有率計算機

CUDAでは、上記で説明した内容を自動的に計算する、「Cuda Occupancy Calculator」(以後占有率計算機)というツールが提供されています。占有率計算機は、パソコン上のExcelを使用して動作します。

占有率計算機は、http://www.nvidia.com/object/cuda_get.htmlの「Linux」の「GPU Computing SDK code samples」の「CUDA Occupancy Calculator」をクリックし、パソコンにダウンロードします。

■ 占有率計算機の使用方法

図6-1-11のプログラムを例に、占有率計算機の使用方法の概要を説明します。

占有率計算機では、カーネル関数が使用する資源の量を入力で設定するので、まずこの量を調べます。図6-1-11のプログラム(カーネル関数部分のみでも可)を、6-1-12の②の下線部(2-7節参照)を指定してコンパイルすると、③が表示されます。③の下線部(太線)は、スレッドあたりレジスタを2個使用することを示します。下線部(二重線)は、ブロックあたりシエアードメモリ(smem)を24(=8+16)バイト使用することを示します。

図6-1-11では、④に示すように、ブロックあたりのスレッド数が480個なので、ブロックあたりのワーブ数は $480 \div 32 = 15$ 個です。従って、前述の【制限1】～【制限3】により、1つのストリーミング・マルチプロセッサ上のブロックは、図6-1-5の⑤の[図]の上段、下段、実行不能のいずれかになります。これを図6-1-13(1)～(3)に示します。図6-1-10(1)～(3)で説明したように、使用する資源が少ないと図6-1-13(1)に、多いと図6-1-13(2)に、非常に多いと図6-1-13(3)になります。

ブロックあたりのスレッド数(480個)、使用する資源(レジスタ(2個)、シエアードメモリ(24バイト))を設定し、占有率計算機を実行すると、図6-1-13(1)～(3)のどの状態になるかが表示されます。なお本例では、後述するように図6-1-13(1)になります。

```

__global__ void kernel(float *da){
int i = blockIdx.x*blockDim.x + threadIdx.x;
da[i] = da[i] + 1.0f;
}

```

図6-1-11 test.cu

```

int main(void){
:
kernel<<<100,480>>>(da);
:
}

```


①

```

$ nvcc -Xptxas -v -c test.cu
~ Used 2 registers , 8+16 bytes smem

```


図6-1-12



使用する資源が少ない場合

↑
ブロック数2


図6-1-13(1)



使用する資源が多い場合

↑
ブロック数1

図6-1-13(2)



使用する資源が非常に多い場合

↑
実行不能

図6-1-13(3)

■ 設定する項目

パソコンにダウンロードした占有率計算機のアイコンをクリックすると、占有率計算機が起動し、図6-1-14と図6-1-16(1)～(3)の画面がパソコンに表示されます。なお、使用方法の詳細は、画面左下の「help」をクリックして下さい。

- 図6-1-14の(1)では、理研のRICCの場合、1.3を選択します。
- (2)では、ブロックあたりのスレッド数を設定します。本例では、図6-1-11の①の480を設定します。
- (3)では、スレッドあたりに使用するレジスタの個数(16384バイト以下)を設定します。本例では、図6-1-12の③で表示された2個を設定します。
- (4)では、ブロックあたりに使用するシェアードメモリの容量(バイト)(16384バイト以下)を設定します。本例では、図6-1-12の③で表示された24(=8+16)(バイト)を設定します。

■ 表示される項目

設定後、カーソルを適当な場所に置いてマウスをクリックすると、図6-1-14の(5)～(11)の各値と、図6-1-16(1)～(3)のグラフが表示されます。これらは、図6-1-14の(1)～(4)の条件の場合、図6-1-13(1)～(3)のうち、図6-1-13(1)の状態になることを示しています。なお、以下の説明では、ストリーミング・マルチプロセッサをSMと略します。

● (5)では、1つのSM上に同時に存在することができるスレッド数が表示されます。本例では、図6-1-13(1)に示すように、960個が表示されます。

● (6)では、1つのSM上に同時に存在することができるワーブ数が表示されます。本例では、図6-1-13(1)に示すように、30個が表示されます。

● (7)では、1つのSM上に同時に存在することができるブロック数が表示されます。図6-1-13(1)に示すように、2個が表示されます。

● (8)では、ワーブの占有率が表示されます。前述の【制限3】で説明したように、1つのSM上に同時に存在できる最大のワーブ数は32個です。32個に対する(6)のワーブ数(単位は%)を占有率(Occupancy)と呼びます。本例では、図6-1-13(1)に示すように、94%が表示されます。

● (9)～(11)には参考データが表示されます。(9)では、ブロックあたりのワーブ数が表示されます。本例では、(2)で指定した480から、480÷32=15個が表示されます(図6-1-13(1)参照)。

● (10)では、ブロックあたりに割り当てられるレジスタ数が表示されます。本来ならば (10)=(2)×(3) で960個となるはずですが、1024個が表示されます。これは、実際に使用するレジスタ数が960個で、割り当てられるレジスタ数が1024個という意味です。占有率計算機では、1つのSM上に同時に存在することができるワーブ数の計算には、1024個の方を用います(後述する(1))の場合も同様です。

(2)から(10)を求める方法を以下に示します(注1)。1つ目の式は、(2)(ブロックあたりのスレッド数)が例えば1～64個のときは64個、65～128個のときは128個を、変数tempに代入するという意味です。

2つ目の式は、1つ目の式で求めたtemp(ブロックあたりのスレッド数)に(3)(スレッドあたりのレジスタ数を掛けてブロックあたりのレジスタ数を求め、この値が例えば1～512個のときは512個、513～1024個のときは1024個を、(10)(ブロックあたりに割り当てられるレジスタ数)にするという意味です。

$$\text{temp} = \{((2)+63)/64\} * 64 \quad \blackleftarrow{\text{割り算の結果は切り捨てます。}}$$

$$(10) = \{(\text{temp} * (3) + 511) / 512\} * 512 \quad \blackleftarrow{\text{割り算の結果は切り捨てます。}}$$

● (11)では、ブロックあたりに割り当てられるシェアードメモリの容量(バイト)が表示されます。本来ならば (11)=(4) で24(バイト)となるはずですが、512(バイト)が表示されます。これは、実際に使用するシェアードメモリの容量が24(バイト)で、割り当てられるシェアードメモリの容量が512(バイト)であるという意味です。

計算方法を以下に示します(注1)。この式は、(4)(ブロックあたりのシェアードメモリの容量)が例えば1～512(バイト)のときは512(バイト)、513～1024(バイト)のときは1024(バイト)を、(11)(ブロックあたりに割り当てられるシェアードメモリの容量)にするという意味です。

$$(11) = \{((4) + 511) / 512\} * 512 \quad \blackleftarrow{\text{割り算の結果は切り捨てます。}}$$

(注1) 計算方法はCompute Capabilityによって異なります(上記は1.3の場合です)。計算方法の詳細は「CUDA C Programming Guide」(付録参照)の4.2節を参照して下さい。

■ 表示されるグラフ

● 図6-1-16(1)のグラフは、図6-1-14の(3),(4)の設定はそのままにした場合の、(2)と(6)の関係を示します。▲は、現在(2)で設定し、(6)で表示されている値(○の部分)を示します。

グラフから分かるように、(2)(ブロックあたりのスレッド数)が480個だと(6)は30個ですが、(2)を例えば256個にすると、△に示すように、(6)が32個に増えることが分かります。このグラフを使用して、(6)がなるべく大きくなる(2)の値を探し、図6-1-11の④で設定します。

なお、本例では使用する資源が少ないので、図6-1-16の[1]~[6]の各ケースはいずれも、一番上の○のワーブ数(⑧,⑩,⑬,⑮)になります。この値が、図6-1-16(1)のグラフと一致します。

● 図6-1-16(2)のグラフは、図6-1-14の(2),(4)の設定はそのままにした場合の、(3)と(6)の関係を示します。このグラフから、(3)(スレッドあたりのレジスタ数)が16個以下だと、(6)は30個(図6-1-13(1)の状態)ですが、17個~32個だと(6)は15個(図6-1-13(2)の状態)になり、33個以上だと実行不能(図6-1-13(3)の状態)になることが分かります。

このグラフは、例えばあるプログラムで(3)が20個だとすると、△に示すように(6)は15個になりますが、(3)が16個ならば(6)は30個に増えるので、カーネル関数で使用するレジスタの数をあと4個減らして20個→16個とし(方法は「■ 補足」を参照)、(6)を増やすことができなにかを検討する、という場合に使用します。

● 図6-1-16(3)のグラフは、図6-1-14の(2),(3)の設定はそのままにした場合の、(4)と(6)の関係を示します。図6-1-16(2)と考え方は同じなので、説明は省略します。

■ 補足

● 占有率計算機では、前述の「処理する要素数が少ない場合、図6-1-6の範囲が狭くなる」は考慮されていないので注意して下さい(処理する要素数を指定する欄がないので)。

● 使用するレジスタ数が多すぎて実行が不可能な場合や、レジスタ数を減らしてSM上に同時に存在できるワーブ数を増やしたい場合、使用するレジスタ数を減らす方法として、カーネル関数内で使用している一時変数をできるだけ使い回すようにプログラムを修正する方法と、コンパイルオプションでスレッドあたり使用できるレジスタ数の上限を設定する方法(2-7節参照)があります。ただし後者は、高速なレジスタの代わりに低速なローカルメモリが使用されるので、却って遅くなる可能性があります。


● 「CUDA C Best Practices Guide」(付録参照)の4.4節によると、カーネル関数内で `__syncthreads()` を使用して同期を取っている場合、1つのストリーミング・マルチプロセッサあたり、複数のブロック数が望ましいと記載されています。これについて説明します。

占有率計算機で調べた結果、1つのストリーミング・マルチプロセッサあたり、同時に存在できるワーブ数が最も多いのは、図6-1-15(1)と図6-1-15(2)の場合だとします。

図6-1-15(3)のように、カーネル関数内の②で、`__syncthreads()` を使用してブロック内の全スレッドの同期を取っている場合、図6-1-15(2)では、先に①を終了して②に到達したワーブは、ブロック内の16個の全ワーブが②に到達するまで③に進むことができません。

一方図6-1-15(1)では、先に②に到達したワーブ(ブロック 0 に所属するとします)は、ブロック 0 の8個の全ワーブが②に到達すれば、ブロック 1 のワーブが②に到達していなくても③に進むことができます。

従って、同じワーブ数なら、図6-1-15(1)のようにブロック数が多い方が、CUDAコアの稼働率が高くなるため速度が速くなる可能性があります。



1.) Select Compute Capability (click): 1.3

(1)(設定) Compute Capabilityの「1.3」を選択

2.) Enter your resource usage:

Threads Per Block	(480)
Registers Per Thread	(2)
Shared Memory Per Block (bytes)	(24)

使用する資源の量を設定する

(2)(設定) ブロックあたりのスレッド数

(3)(設定) スレッドあたりのレジスタ数

(4)(設定) ブロックあたりのシェアードメモリの容量(バイト)

3.) GPU Occupancy Data is displayed here and in the graphs:

Active Threads per Multiprocessor	960
Active Warps per Multiprocessor	(30)
Active Thread Blocks per Multiprocessor	2
Occupancy of each Multiprocessor	94%

GPU占有率のデータが以下とグラフに表示

(5)(表示) SMあたりに同時に存在できるスレッド数

(6)(表示) SMあたりに同時に存在できるワープ数

(7)(表示) SMあたりに同時に存在できるブロック数

(8)(表示) 占有率: \blacktriangleright

SMあたりに同時に存在できるワープ数/32 (%)

ブロックあたりに割り当てられる資源

Allocation Per Thread Block

Warps	15
Registers	1024
Shared Memory	512

(9)(表示) ワープ数

(10)(表示) レジスタ数

(11)(表示) シェアードメモリの容量(バイト)

: (以下略)

図6-1-14 ストリーミング・マルチプロセッサをSMと省略しています。

(6)で表示された

1つのSM上に同時に存在できるワープ数





図6-1-16(1) 32 64 96 128 160 192 224 256 288 320 352 384 416 448 (480) 512

(2)で設定したブロックあたりのスレッド数

(6)で表示された

1つのSM上に同時に存在できるワープ数




(3)で設定した

図6-1-16(2)

スレッドあたりのレジスタ数 図6-1-16(3) ブロックあたりのシェアードメモリの容量(バイト)

(6)で表示された

1つのSM上に同時に存在できるワープ数



(24)

(4)で設定した

図6-1-16(4)

6-2 ホストとデバイス間のコピーの高速化

ホストとデバイス間のコピー(cudaMemcpyなどの)速度を速くする3つの方法を説明します。いずれの方法も、ホスト側の配列を、Page-Locked(またはpinned)ホストメモリ(注)として指定します。この指定によって、なぜコピーの速度が速くなるかについては、「CUDA Reference Manual」(付録参照)にもあまり記載されていないので、以下では説明せず、具体的な指定方法のみを説明します。

なお、本節の方法を、大きな配列に適用したり、多くの配列に適用すると、システム全体の効率が低下して、ジョブ全体の経過時間が却って遅くなってしまいます。修正後に経過時間を測定し、速くなった場合のみ使用して下さい。

(注) メモリ上にある普通の配列は、メモリが足りなくなると、ページングによって、ディスク上のページングファイルに追い出される可能性があります。Page-Lockedホストメモリ上の配列は、メモリが足りなくなっても追い出されません。

■ 方法1

図6-2-1(2)に、修正前のプログラムを示します(図6-2-1(1)参照)。②,④でホスト側の配列Aをmallocを使用して確保し、⑥でデバイス側の配列dAにコピーし、⑦,①で配列dAを処理します。処理が終了したら⑧で配列dAをホスト側の配列Aにコピーし、⑨で配列Aを解放します。

方法1では、図6-2-2に示すように、④を修正して(4)に、⑨を修正して(9)にします。なお、(4)はCUDA関数です。CUDA関数で(デバイス側でなく)ホスト側の配列Aを確保していることに注意して下さい。




図6-2-1(1)

■ 方法2

図6-2-3に示すように、④を修正して[4]に、⑨を修正して[9]にします。この方法の場合、[1]のようにホストプログラム内で配列Aを更新する場合は問題ないですが、[2]のように配列Aを参照する場合、速度がかなり低下します。従ってこの方法は、ホスト側で参照を行わない配列に対して適用して下さい。

<pre>#define N (10000) __global__ void kernel(float *dA){ int i = blockIdx.x*blockDim.x + threadIdx.x; dA[i] = dA[i] + 1.0f; } int main(void){ float *A; float *dA; size_t size = N*sizeof(float); A = (float*)malloc(size); cudaMalloc((void*)&dA,size); : cudaMemcpy(dA,A,size, cudaMemcpyHostToDevice); kernel<<<1,1>>>(dA); cudaMemcpy(A,dA,size, cudaMemcpyDeviceToHost); : free(A); cudaFree(dA); :</pre>	<pre>: cudaHostAlloc((void*)&A,size, cudaHostAllocDefault); : cudaFreeHost(A); : </pre> <p>図6-2-2 方法1</p>	<pre>: cudaHostAlloc((void*)&A,size, cudaHostAllocWriteCombined); for(i=0;i<N;i++){ A[i] = ~ ; ~ = A[i]; } : cudaFreeHost(A); : </pre> <p>図6-2-3 方法2</p> <p>図6-2-1(2)</p>
---	---	--

■ 方法3

通常のプログラムでは、図6-2-4(1)(図6-2-1(1)と同じ)に示すように、ホスト側の配列Aとデバイス側の配列dAがそれぞれ存在し、⑥と⑧で明示的にデータを転送します。

方法3では、図6-2-4(2)に示すように、ホスト側の配列Aのみが存在せず、デバイス側プログラムから配列Aを直接アクセスします(ただし、ホスト側の名前である配列Aでアクセスすることはできず、異なる名前(本例では配列dA)でアクセスします)。従って、図6-2-4(1)の⑥と⑧のような転送を、明示的に行う必要はありません。

方法3のプログラムを図6-2-5に示します。②と③でホスト側の配列A(のポインタ)とデバイス側の配列dA(のポインタ)を宣言します。配列AとdAは物理的には同一です。④,⑤を指定すると、配列Aがホスト側のメモリ上に確保されます。

カーネル関数内の①では、Aという名で配列Aを参照/更新することはできません。⑥でAとdAを対応付け、⑦の引数にdAを指定し、①では配列dAという名で配列Aを参照/更新します。なお、⑥の最後の引数は、CUDAの現在のバージョンでは「0」を指定します。

以下に注意点を述べます。

- 3-2節で説明したように、⑦でカーネル関数をコールすると、すぐにホストプログラムに制御が戻ります。従って、⑦の後の⑧では、ホストプログラムとカーネル関数が同時に動作するため、もしホストプログラムが⑧で配列Aを更新すると、①の途中でカーネル関数の配列dA(配列Aと同一)が更新されてしまい、計算結果がおかしくなる可能性があります。従って⑧で配列Aを更新してはいけません。
- 図6-2-1(2)では、③のコピーの後であれば、①でカーネル関数が計算した結果がホストプログラムの配列Aに入っています。一方図6-2-5では、図6-2-1(1)の③に相当するコピーがないため、ホストプログラムが⑧で配列Aを参照しても、①でカーネル関数が計算した結果が配列Aに入っているとは限りません。従って⑧で配列Aを参照してはいけません。
- 以上より、⑨で同期を取り、カーネル関数が終了した後、⑩で配列Aを更新あるいは参照して下さい。
- 方法3では、配列dAは実際にはホスト側の配列なので、カーネル関数内で配列dAをアトミック関数(4-1節参照)で処理することはできません。




図6-2-4(1)




図6-2-4(2)

```
#define N (10000)
__global__ void kernel(float *dA){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dA[i] = dA[i] + 1.0f;
}
int main(void){
    float *A;
    float *dA;
    size_t size = N*sizeof(float);
    cudaSetDeviceFlags(cudaDeviceMapHost);
    cudaHostAlloc((void**)&A, size, cudaHostAllocMapped);
    cudaHostGetDevicePointer((void**)&dA, (void*)A, 0);
    :
    kernel<<<1,1>>>(dA);
    A[0] = ~; ✕ ~ = A[0]; ✕
    cudaThreadSynchronize();
    A[0] = ~; ○ ~ = A[0]; ○
    cudaFreeHost(A);
    :
}

```

図6-2-5 方法3

■ ホストとデバイス間のコピー回数を減らす方法

5-5節で説明したように、コピーするデータ量が同じならば、コピーする回数が少ない方が、オーバーヘッドが少なく速度は速くなります。

図6-2-6(1)では、図6-2-7(1)に示すように、⑤と⑥で配列A,Bを配列dA,dBにコピーしており、コピー回数は2回です。このコピー回数を1回に減らしたプログラムを図6-2-6(2)に示します。

- ③の配列A,B,dA,dBを、⑩のように合体して配列AB,dABとします。配列ABの前半を元の配列A、後半を元の配列Bとして使用します。
- これに伴い、元の④の処理を⑪のように修正する必要がありますがあり、プログラムはやや分かりにくくなります。
- ⑫で、図6-2-7(2)に示すように、ホスト側の配列ABをデバイス側の配列dABにコピーします。⑫は、⑤、⑥とコピーするデータ量は同じですが、コピー回数が1回で済むため、速度が速くなります。
- ⑬で、実引数の1つ目に配列dABの前半の先頭アドレスを、2つ目に後半の先頭アドレスを指定し、カーネル関数をコールします。
- ⑧の仮引数の1つ目に配列dAを、2つ目に配列dBを指定します(①と同じです)。これによって、図6-2-7(2)に示すように、カーネル関数内では、配列dABの前半を配列dA、後半が配列dBとして取り扱うことができます。従って⑨は②と同一で、修正する必要はありません。

```

①  __global__ void kernel(float *dA, float *dB){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dA[i] = dA[i] + 1.0f;
    dB[i] = dB[i] + 2.0f;
}
int main(void){
    float A[16], B[16];
    float *dA , *dB;
    :
    for(i=0; i<16; i++){
        A[i] = ~;
        B[i] = ~;
    }
    cudaMemcpy(dA, A, 16*4, ~HostToDevice)
    cudaMemcpy(dB, B, 16*4, ~HostToDevice)
    kernel<<<1, 16>>>(dA, dB);
    :

```

図6-2-6(1)

```

⑧  __global__ void kernel(float *dA, float *dB){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dA[i] = dA[i] + 1.0f;
    dB[i] = dB[i] + 2.0f;
}
int main(void){
    float AB[32];
    float *dAB;
    :
    for(i=0; i<16; i++){
        AB[i] = ~;
        AB[i+16] = ~;
    }
    cudaMemcpy(dAB, AB, 32*4, ~HostToDevice);
    kernel<<<1, 16>>>(&dAB[0], &dAB[16]);
    :

```

図6-2-6(2)




図6-2-7(1)

図6-2-7(2)

6-3 ストリーム

本節では、ストリームという機能を使用して、ホスト側とデバイス側の処理をオーバーラップ(同時に実行すること)させたり、あるいはデバイス側のコピーとカーネル関数の処理をオーバーラップさせることによって、実行時間を短縮する方法を説明します。

なお、本節では、Compute Capability 1.3(RICCのマシン環境)の場合の動作を説明します。他のCompute Capabilityでは、動作が異なる可能性がありますので、注意して下さい。

6-3-1 非同期関数

■ 非同期関数の種類

3-2節でも説明しましたが、図6-3-1の①のように、関数をコールしてから関数の処理が終了するまで、ホスト側のプログラムが待機する関数を同期関数、②のように、待機しないでただちに次の処理を実行する関数を非同期関数と言います。




図6-3-1

CUDAで提供されている非同期関数を以下に示します(「CUDA C Programming Guide」の stream の節を参照)。

- (1) カーネル関数。
- (2) コピーを行うCUDA関数のうち、名前の最後にAsyncがついている以下の関数(以後cudaMemcpy~Async型のCUDA関数と呼びます)を使用して、ホストにデバイスのコピーを行った場合。なお、cudaMemcpy~Async型のCUDA関数は、次ページで説明するように、ホスト側の配列を、Page-Locked(またはpinned)ホストメモリとして確保する必要があります。

1次元用	2次元用	3次元用
<u>cudaMemcpyAsync</u>	<u>cudaMemcpy2DAsync</u>	<u>cudaMemcpy3DAsync</u>
<u>cudaMemcpyFromArrayAsync</u>	<u>cudaMemcpy2DFromArrayAsync</u>	
<u>cudaMemcpyToArrayAsync</u>	<u>cudaMemcpy2DToArrayAsync</u>	
<u>cudaMemcpyFromSymbolAsync</u>		
<u>cudaMemcpyToSymbolAsync</u>		

- (3) コピーを行うCUDA関数(cudaMemcpy, cudaMemcpyAsyncなど)で、デバイスにデバイスのコピーを行った場合。(例) cudaMemcpy(dB, dA, size, cudaMemcpyDeviceToDevice)
- (4) (2)以外の、名前の最後にAsyncがついているCUDA関数(cudaMemcpyAsync, cudaMemcpyPeerAsyncなど)。
- (5) メモリにデータを設定するCUDA関数(cudaMemset(4-2節参照)など)。

■ cudaMemcpy~Async型のCUDA関数の使い方

ストリームの説明に入る前に、前ページ(2)のcudaMemcpy~Async型のCUDA関数の使用方法を説明します。
 図6-3-2(1)の②で使用している通常のcudaMemcpy(同期関数)を、cudaMemcpy~Async型のCUDA関数cudaMemcpyAsync(非同同期関数)に置き換えたプログラムを図6-3-2(2)に示します。変更箇所は次の通りです。

- ②でcudaMemcpyAsyncを使用します。最後の引数に(本例では)「0」を指定します(この引数の意味は後述します)。
- cudaMemcpy~Async型のCUDA関数の場合、②で使用するホスト側の配列Aは、①のように通常の方法で確保せず、①のようにPage-Locked(またはpinned)ホストメモリ(6-2節参照)として確保する必要があります。
- それに伴い、ホスト側の配列Aを解放する⑥を④に変更します。
- 本例では、②でデバイス側からホスト側にコピーした配列Aを、⑤で出力します。②が非同同期関数なので、⑤の時点で②のコピーが完了していることを保証するため、④で同期を取ります(3-2節参照)。

②は非同同期関数なので、図6-3-2(2)の着色した部分でホストプログラム側の③の処理とコピーがオーバーラップし、コピーの時間が隠蔽されるため、(一般に)実行時間が短縮します(詳細は次節で説明します)。




図6-3-2(1)




図6-3-2(2)

6-3-2 ホスト側とデバイス側の処理のオーバーラップ

本節では、前節で簡単に取り上げた、ホスト側とデバイス側の処理をオーバーラップ(同時に実行)させてデバイス側の処理時間を隠蔽し、実行時間を短縮する方法を説明します。

■ ストリームIDの指定方法

まずストリームIDについて説明します。カーネル関数と、`cudaMemcpy~Async`型のCUDA関数には、ストリームIDという識別子を(暗黙または明示的に)指定します。ストリームIDにはゼロ(以下回と表します)と、回以外の2種類があります(それぞれの意味は後述します)。

(1) ストリームID回の設定方法

カーネル関数や`cudaMemcpy~Async`型のCUDA関数に、ストリームID回を指定する方法を説明します。

- 図6-3-3の(1)に示すように、今までは、カーネル関数の実行構成には2つの引数を指定しましたが、実際には(2)に示すように、全部で4つの引数があります。3番目の引数には、動的に確保したいシェアードメモリの量(3-6節参照)を指定し、4番目の引数にストリームID回を指定します。(1)のように、3,4番目の引数を指定しなかった場合、(2)のようにデフォルト値の回が設定されます。
- `cudaMemcpy~Async`型のCUDA関数の場合、(3)に示すように、最後の引数にストリームID回を指定します。
- (4)の`cudaMemcpy`のような同期関数には、ストリームIDを指定する引数がありません。この場合、デフォルト値の回が設定されていると考えると下さい。

```
kernel<<<30,32>>>();           (1)
kernel<<<30,32,0,0>>>();       (2)
cudaMemcpyAsync(A,dA,size,cudaMemcpyDeviceToHost,0); (3)
cudaMemcpy(A,dA,size,cudaMemcpyDeviceToHost);      (4)
```

図6-3-3

(2) 回以外のストリームIDの設定方法

カーネル関数や`cudaMemcpy~Async`型のCUDA関数に、回以外のストリームIDを指定する方法を説明します。


- 図6-3-4の[1]で、ストリームIDを保管する変数または配列(名前は任意)を宣言し、[2]を実行すると、変数(本例では`stream`)にストリームIDが戻ります(戻る具体的な値について関知する必要はありません)。
- 作成したストリームIDをカーネル関数に指定する場合、[3]のようにします。`cudaMemcpy~Async`型のCUDA関数に指定する場合、[4]のようにします。
- 作成したストリームIDを解放する場合、[5]を実行します。

```
cudaStream_t stream;           [1]
cudaStreamCreate(&stream);     [2]
kernel<<<30,32,0,stream>>>(); [3]
cudaMemcpyAsync(A,dA,size,cudaMemcpyDeviceToHost,stream); [4]
cudaStreamDestroy(stream);     [5]
```

図6-3-4



■ ストリームの対象となる関数

これから説明するストリームという機能の対象となるのは、図6-3-5(1)に示すように、非同期関数(カーネル関数と、`cudaMemcpyAsync`型CUDA関数でホスト⇄デバイスのコピーを行った場合)です。以下の説明で、図6-3-5(1)の各非同期関数を、図6-3-5(2)のように略記します(→, ←はコピーの方向を表します)。また、`⓪`以外のストリームIDを、①, ②のように表します。



■ ストリームの例


図6-3-6(1)を実行したときのデータの動きを図6-3-6(2)に示します(配列AとdAの大きさは2とします)。図から分かるように、この3つの非同期関数は、(1),(2),(3)の順に実行しなければなりません。このように、コールした順番1つずつに実行しなければならぬ非同期関数の一続きを、ストリームと言います。つまり、同一ストリーム内の各非同期関数間には、実行順序に依存関係があります。そして、同一ストリームに属する各非同期関数には、同じストリームID(本例では`⓪`)を(暗黙または明示的に)指定する必要があります。



■ ホスト側とデバイス側の処理のオーバーラップ

図6-3-7(1)で、(1)と(3)は同期関数、(2)は非同期関数です。(1)と(3)も非同期関数に変更したプログラムを図6-3-7(2)に示します。図6-3-6(1)(2)で説明したように、[1],[2],[3]はこの順序で実行する必要があるため、同一ストリーム(本例ではストリームID`⓪`)にする必要があります。また、6-3-1節で説明したように、[1]と[3]で使用するホスト側の配列Aは、`Page-Locked`(または`pinned`)ホストメモリとして確保する必要があります。

図6-3-7(1)(2)で、ホスト側の処理とデバイス側の処理をオーバーラップできる可能性があるのは↓の部分です。図6-3-7(2)では、[1],[3]を非同期関数にしたため、オーバーラップできる部分が長くなっています。オーバーラップ時に行うホスト側の処理としては、その時点でホストプログラム側に存在する計算結果をファイルに書き出すなどの処理が考えられます。



■ 非同期関数の終了チェック

図6-3-8(1)では、(1)で非同期関数(カーネル関数またはホスト⇄デバイスのコピーを行うcudaMemcpy~Async型のCUDA関数)をコールしており、↓の部分でホスト側の処理とオーバーラップできる可能性があります。本例のようにデバイス側の処理が先に終了した場合、[3]、[4]ではホスト側の処理のみが行われます。

図6-3-8(2)のように、デバイス側の処理が終了したら、ホスト側の処理を[2]で中断し([3]で再開)、(2)で別の処理(例えばカーネル関数をコール)を実行させる方法を説明します。




図6-3-8(1)




図6-3-8(2)

プログラム例を図6-3-9(1)に、タイムチャートを図6-3-9(2)に示します。

- 図6-3-9(1)の(1)で非同期関数をコールすると、すぐにホスト側のプログラムに制御が戻ります。なお、本例では(1)のストリームIDはstreamです。
- (2)の下線部の関数は、この時点までにコールされているかどうかをチェックします。全て終了している場合は「cudaSuccess」が戻り、終了していない場合は「cudaErrorNotReady」が戻ります。
- 図6-3-9(2)の[1]の処理が終了していない場合、(2)で「cudaErrorNotReady」が戻るので、(3)で「ホスト側の処理」を実行します。図6-3-9(2)の着色部分に示すように、[1]と「ホスト側の処理」はオーバーラップして同時に動きます。
- 以後、(2)、(3)が反復し、[1]の処理が終了しているかどうかのチェックと、「ホスト側の処理」を交互に行います。
- [1]の処理が終了した後、再び(2)の下線部の関数を実行すると、「cudaSuccess」が戻るため、「ホスト側の処理」を中断して(2)のループから抜け、(4)で「別の処理」を行います。




図6-3-9(1)





図6-3-9(2)

本節では、コピーとカーネル関数の処理をオーバーラップ(同時に実行)させて、時間のかかるコピーの間を隠蔽し、実行時間を短縮する方法を説明します。


■ 複数のストリームの例

コピーとカーネル関数のオーバーラップを行うためには、複数のストリームが必要となります。その場合、異なるストリームに所属する関数の間に依存関係があつてはいけません。以下に例を示します。

【例1】前節で説明したように、図6-3-10(1)で、配列AとdAを処理する3つの非同期関数は、実行順序に依存関係があるため、同一ストリームにする必要があります。同様に、図6-3-10(2)で、配列BとdBを処理する3つの非同期関数も、同一ストリームにする必要があります。一方、図6-3-10(1)の各関数と図6-3-10(2)の各関数の間には依存関係がありません。この場合、図6-3-10(1)の3つの関数をストリームID①、図6-3-10(2)の3つの関数をストリームID②のように、複数のストリームにすることができ(6つの関数を同一ストリームにすることもできますが、その場合、オーバーラップはできません)。



【例2】図6-3-11(1)の3つの非同期関数は配列AとdAの1つ目の要素を処理し、図6-3-11(2)の3つの非同期関数は2つ目の要素を処理するので、図6-3-11(1)の各関数と図6-3-11(2)の各関数の間には依存関係がありません。この場合、図6-3-11(1)の3つの関数をストリームID①、図6-3-11(2)の3つの関数をストリームID②のように、複数のストリームにすることができます。



■ 複数のストリームが存在する場合の動作概要

図6-3-12の左図のプログラムには、複数のストリーム(①と②)が含まれています。各関数は全て非同期関数なので一気にコールされ、コールされた順番に待ち行列に入ります。待ち行列に入った各関数を、以後タスクと呼ぶことにします。

スケジューラーは、次のページで説明する方法で、待ち行列から、実行するタスクを選択します。スケジューラーが、図6-3-12のように、コピーとカーネル関数のタスクを同時に選択した場合、2つのタスクはオーバーラップして同時に実行します。その結果、時間のかかるコピーの時間が隠蔽され、実行時間が短縮します。





図6-3-12

■ 複数のタスクが同時に実行できる条件

複数のタスクが同時に実行できる条件について説明します。


[条件1] コピーとカーネル関数のタスクは、それぞれ1時点で最大1つ、実行することができます。




[条件2] ストリームID④のタスクは、他のタスクと同時に実行することはできません。



[条件3] ストリームIDが同じタスクは、同時に実行することができません。



以上をまとめると、一方がコピー、他方がカーネル関数で、ストリームIDが異なる(ただし④以外)タスクが、同時に実行できる可能性があります。



■ スケジューラーが待ち行列からタスクを選択する方法

待ち行列内に多くのタスクが存在する場合、スケジューラーは上記の条件に加え、下記の条件に従って実行するタスクを選択します。

現在、図6-3-13(1)に示すように「(→)ジョブ-①」のタスクが実行中だとします(「カーネル関数①」のタスクが実行中の場合は、以下の説明中のコピーとカーネル関数が逆になります)。上記[条件1]より、本例で同時に実行可能なのは、1つのカーネル関数のタスクです。


待ち行列の例を図6-3-13(2)～(5)に示します。以下の説明で、待ち行列から選択され、実行を開始したタスクは、待ち行列内にそのまま存在し(図中の「実」、実行が終了したら待ち行列から除去されるとします)。

[条件4] 図6-3-13(2)のように、待ち行列内にカーネル関数のタスクが複数ある場合、カーネル関数で一番上の「カーネル関数①」のみが候補になります。「カーネル関数①」が他の条件(本例では[条件6])を満足せずに選択されなかった場合、その下の「カーネル関数②」は他の条件を満足したとしても候補になることはできません。

[条件5] 待ち行列が図6-3-13(3)の場合、カーネル関数のタスクの一番上にある「カーネル関数②」が候補になります。本例のように、候補のタスクより上に、ストリームID④のタスクが存在する場合、候補のタスクは選択されません。

[条件6] 待ち行列が図6-3-13(4)の場合、カーネル関数のタスクの一番上にある「カーネル関数②」が候補になります。本例のように、候補のタスクより上に、候補のタスクと同じストリームIDを持つタスクが存在する場合、候補のタスクは選択されません。

待ち行列が図6-3-13(5)の場合、カーネル関数のタスクの一番上にある「カーネル関数③」は、[条件4]、[条件5]、[条件6]を全て満足するので選択されます。



■ ストリームの例

図6-3-14(1)の左図のプログラムで、コピーとカーネル関数の実行時間が同じだとします。以下で説明するように、このプログラムを実行したときのタイムチャートは、図6-3-14(2)のようになります(T1, T2, ... は各時刻を表します)。また、各時刻における待ち行列の状態は、図6-3-14(3)のように変化します。

- (1) 図6-3-14(1)を実行すると、6つの非同期関数が一気にコールされ、待ち行列は図6-3-14(3)のT1の状態になります。↓は同一ストリーム内の各タスク間の依存関係を示します。なお、本例ではストリームID回(タスクは存在しないので、ストリームID回に関する依存関係はありません)。
- (2) T1の待ち行列の中で一番上にある「(→)ジョブ①」が選択されます(選択されたタスクを●で示します)。
- (3) コピーと同時に実行できるカーネル関数のタスクのうち、待ち行列内の一番上にある「カーネル関数①」が候補になります。しかし「カーネル関数①」は、上から↓が来ている(ストリームID①の依存関係がある)ため選択されません。その結果、時刻T1では、図6-3-14(2)に示すように「(→)ジョブ①」のみが動きます。
- (4) 「(→)ジョブ①」の実行が終了したら、図6-3-14(3)のT2に示すように、「(→)ジョブ①」と、そこから下に出ている↓を、待ち行列から除去します。
- (5) 時刻T2の待ち行列の中で、一番上にある「(→)ジョブ②」が選択されます。
- (6) コピーと同時に実行できるカーネル関数のタスクのうち、待ち行列内の一番上にある「カーネル関数①」が候補になり、上から↓が来ていない(ストリームID①の依存関係がない)ため選択されます。その結果、時刻T2では、図6-3-14(2)に示すように「(→)ジョブ②」と「カーネル関数①」がオーバーラップして同時に動きます。
- (7) 同様の処理を、待ち行列からタスクがなくなると繰り返します。その結果、タイムチャートは図6-3-14(2)となり、着色した部分でコピーとカーネル関数がオーバーラップし、実行時間が短縮します。

図6-3-14(1)の、関数をコールする順番を変えた図6-3-15(1)では、図6-3-15(2)(3)に示すように、オーバーラップは発生せず、図6-3-14(1)よりも速度が(一般に)遅くなります。このように、非同期関数をコールする順番によって、オーバーラップの効率がかわることがあります。




図6-3-14(1)




図6-3-14(2)




図6-3-15(1)





図6-3-15(2)




図6-3-14(3)







図6-3-15(3)

■ ストリームのプログラム例

図6-3-14(1)(2)の実際のプログラム例を図6-3-16に示します。このプログラムは、前述の図6-3-11(1)(2)と同様の処理を行います。図6-3-17に示すように、配列Aの24個の要素を処理し、前半の12個をストリーム①が、後半の12個をストリーム②が担当します。各ストリームでは、ブロック数を3(0,1,2)、ブロック内のスレッド数を4(0,1,2,3)でカーネル関数を実行します。

以下で図6-3-16の説明をします。なお、説明を簡単にするため、要素数(24)は「ストリーム数(2)×ブロック数(3)」で割り切れるとし、割り切れない場合のエラーチェックは省略します。

- (1)で全要素数をN(本例では24)に、(2)でストリーム数をNSTREAMS(本例では2)に設定します。
- (4)でストリームあたりの要素数NS(本例では12)を求めます。
- (5)で2つのストリームのIDを保管する配列stream[2]を宣言します。(6)を実行すると、配列streamに、2つのストリームのIDが設定されます。以下ではストリームIDを①,②として説明しますが、実際には違う値が設定されます。
- (9)でcudaMemcpyAsyncを使用するため、ホスト側の配列Aを、通常の配列宣言やmallocではなく、(7)で宣言します(6-3-1節参照)。
- (8)でデバイス側の配列dAを確保します。
- (9)で、非同期関数cudaMemcpyAsyncを使用して、ホスト側の配列Aからデバイス側の配列dAに、データをコピーします。一番最後の引数にストリームIDを指定します。図6-3-17の(9)に示すように、ストリーム①ではA[0]からの12要素をdA[0]から12要素にコピーし、ストリーム②ではA[12]からの12要素をdA[12]からの12要素にコピーします。各ストリームでのAとdAの最初の要素を(9)の二重線で指定します。
- (10)でストリーム①と②がそれぞれカーネル関数を実行します。3番目の引数(動的に確保するシェードメモリの大きさ)(3-6節参照)はゼロとし、4番目の引数にストリームIDを指定します。
- (10)と(3)の二重線に示すように、ストリーム①では、実際のdA[0]がカーネル関数内のdA[0]に対応し、ストリーム②では、実際のdA[12]がカーネル関数内のdA[0]に対応します(図6-3-17参照)。
- 本例では全ブロック数が6でストリーム数が2なので、(10)の波線では、各ストリームでのブロック数を6/2(=3)としています。
- (11)で、非同期関数cudaMemcpyAsyncを使用して、デバイス側の配列dAからホスト側の配列Aに、データをコピーします。一番最後の引数にストリームIDを指定します。
- ストリーム①,②がそれぞれ(9),(10),(11)を実行するので、合計6個の非同期関数が一気にコールされます。従って、(本例では)計算結果を参照する(3)より前の(2)で、全てのタスクの同期を取る必要があります(4-1節参照)。なお(2)で、全てのタスクではなく、特定のストリーム(例えばstream[0])に所属するタスクのみの同期を取りたい場合は、cudaStreamSynchronize(stream[0])とします。
- (4)でストリームを解放します。
- (5)で配列Aを、(6)で配列dAを解放します。

■ 補足

- ストリームを使用した場合、プログラムのロジックやデータ量によって、効果が出る場合と、却って遅くなる場合があります。
- タスク(コピーを行うCUDA関数またはカーネル関数)は、1回実行することにオーバーヘッドがかかります。ストリーム数を多くすると、コピーを行うCUDA関数とカーネル関数が同時に動く可能性は高くなりますが、タスクの実行回数が増えるので、オーバーヘッドが増加します。ストリーム数は、試行錯誤で最適な数に設定して下さい。
- 4-5節で説明したタイムスタンプを使用すると、各タスクがどの順番に、(逐次または同時に)処理されたかを、ある程度知ることができます。

```

(1) #define N (24)
(2) #define NSTREAMS (2)
(3) __global__ void kernel(float *dA){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    dA[i] = dA[i] + 1.0f;
}
int main(void){
    float *A;
    float *dA;
(4) int NS = N/NSTREAMS;
    size_t sizeN = N*sizeof(float);
    size_t sizeNS = NS*sizeof(float);
(5) cudaStream_t stream[NSTREAMS];
    for(i=0; i<NSTREAMS; i++){
(6)     cudaStreamCreate(&stream[i]);
    }
(7) cudaHostAlloc((void**)&A, sizeN,
                cudaHostAllocDefault);
(7) 配列Aにデータを設定します。
(8) cudaMalloc((void**)&dA, sizeN);

```

```

for(i=0; i<NSTREAMS; i++){
    cudaMemcpyAsync(&dA[i*NS], &A[i*NS],
(9)     sizeNS, cudaMemcpyHostToDevice, stream[i]);
}
for(i=0; i<NSTREAMS; i++){
    kernel<<<6/NSTREAMS, 4, 0, stream[i]>>>
(10)     (&dA[i*NS]);
}
for(i=0; i<NSTREAMS; i++){
    cudaMemcpyAsync(&A[i*NS], &dA[i*NS],
(11)     sizeNS, cudaMemcpyDeviceToHost, stream[i]);
}
(12) cudaThreadSynchronize();
(13) 配列Aを参照します。
for(i=0; i<NSTREAMS; i++){
    cudaStreamDestroy(stream[i]);
(14) }
(15) cudaFreeHost(A);
(16) cudaFree(dA);
:

```

図6-3-16




図6-3-17

本節では、6-3節で説明したストリームと関係の深い、イベントについて説明します。以下ではイベントを、経過時間を測定するタイムルーチン(4-4節参照)として使用する方法を説明します。

- 図6-4-1の(3)のカーネル関数の経過時間を測定するとします。
- (0)で、(3)の実行直前と直後の時刻を保管する変数start, stop(名前は任意)を宣言します。なお、実際には、変数start, stopに時刻の値そのものが保管される訳ではありません。
- (1)で変数start, stopをイベントとして登録します。
- 測定対象の(3)の直前に(2)を、直後に(4)をコールします。(2),(4)は、カーネル関数、CudaMemcpyAsyncなどと同様に非同期関数で、コールするとすぐにホスト側に制御が戻ります。(2),(3),(4)が同ストリーム(6-3節参照)になるように、(2),(4)の下線部も回(2)を指定します。本例では、(3)のストリームIDが回(2)のフォルト値)なので、(2),(4)の下線部も回(2)を指定します。なお、(3)が同期関数(例えばcudaMemcpy)でストリーム値を持たない場合も、(2),(4)の下線部も回(2)とします。
- (2),(3),(4)が同ストリームなので、図の右側に示すように、[2],[3],[4]の順に1つつ実行が行われます。[2]が実行されると、その時点の時刻を変数startに保管します。同様に、[4]が実行されると、その時点の時刻を変数stopに保管します。なお、図では[2],[4]の処理時間が長く見えますが、実際は一瞬で終了します。
- (5)の前に(6)を説明します。引数にstartとstopを指定して(6)を実行すると、startとstopの間にかかった経過時間、つまり[3]の経過時間が、ミリ秒(1/1000秒)単位で、単精度の実数elapsed(名前は任意)に戻ります。
- 次に(5)を説明します。本例では(2),(3),(4)が非同期関数なので一気にコールが終了します。(4)をコールした後すぐに(6)を実行すると、[2],[3],[4]がまだ完了しておらず、経過時間を正しく測定できません。そこで(6)の前に(5)を実行します。すると、(5)の引数(stop)に指定した[4]のイベントが完了するまで、ホスト側のプログラムは(5)で待機します。従って、(5)の後で(6)を実行すれば、[2],[3],[4]が完了していることが保証されるので、経過時間を正しく測定することができます。
- (7)で経過時間を秒に変換して出力し、(8)でイベントを解放します。
- なお、イベントで指定したタスクが完了しているかどうかを照会する、cudaEventQueryというCUDA関数(6-3節で説明したcudaStreamQueryに相当)が提供されています。




図6-4-1

カーネル関数内にif文が含まれる場合の動作について、図6-5-1のプログラムで説明します。

- ③に示すように1ブロック、ブロックあたり32スレッド(=1ワープ)でカーネル関数を実行するとします。前述のように、連続する32スレッドは同一のワープに属し、ほぼ同時に同じ動作を行います。
- 図6-5-3(1)に示すように、配列dINDEXの全要素に「1」が設定されているとします。
- 図6-5-1の①で、配列dINDEXの各要素について、if文の条件式が真(0)か偽(x)かが判定されます。図6-5-3(1)では全ての要素が真なので、結果は図6-5-3(1)の①の①のようになります。本書では、結果が入る二重線の部分をマスクベクトルと呼びます(CUDAの正式な用語ではありません)。
- 図6-5-1の②で、各スレッドは、マスクベクトル内の自分が担当する要素が「0」なら処理を行い、「x」なら処理を行います。図6-5-3(1)では、②の着色した部分に示すように、全要素が処理を行います。

図6-5-3(2)では、配列dINDEXの全要素に「0」が設定されています。この場合、図6-5-1の②では、図6-5-3(2)の一番下に示すように、全要素が処理を行わず、処理時間はかかりません。

図6-5-3(3)では、配列dINDEXの左端の要素のみ「1」で、他は全て「0」が設定されています。この場合、図6-5-1の②では、図6-5-3(3)の一番下に示すように、左端の要素が処理を行います。このとき、図6-5-3(1)のように全要素を処理したのと、ほぼ同じ処理時間がかかるので注意して下さい。

図6-5-2のプログラムでは、if文が真のとき⑤の、偽のとき⑥の処理を行います。配列dINDEXの値によって、図6-5-4(1)~(3)のように処理が行われます。図6-5-4(1)は⑤のみ、図6-5-4(2)は⑥のみを実行しますが、図6-5-4(3)は⑤と⑥を両方実行するので、図6-5-4(1)(2)と比べて約2倍の処理時間がかかります。

図6-5-3(3)、図6-5-4(3)のように、同一ワープ(32スレッド)内に、if文の条件式が真と偽のスレッドが存在することを、ワープ・ダイバジェント(divergent:分岐する)と呼び、計算時間がかかります。できれば事前に要素の並べ換えを行ない、同一ワープ内の全スレッドが、if文で同じ判定になるようにして下さい。

```

__global__ void kernel(float *dA, int *dINDEX){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    if(dINDEX[i]==1){
        dA[i] = dA[i] + 1.0; ①
    }
    }
}
kernel<<<1,32>>(dA,dINDEX); ③

```


図6-5-1

```

__global__ void kernel(float *dA, int *dINDEX){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    if(dINDEX[i]==1){
        dA[i] = dA[i] + 1.0; ④
    }else{
        dA[i] = dA[i] - 1.0; ⑥
    }
}

```

図6-5-2



6-6 カーネル関数のチューニング

本節では、カーネル関数の、プログラムレベルでのチューニングについて説明します。

- 一般にチューニングを行うと、桁落ちや丸めによる誤差によって、計算結果が若干変わることがありますので、計算結果に影響がない場合のみ採用して下さい。
- 本節のチューニングは、プログラムのロジックによっては、コンパイラが自動的に行う場合もあります。チューニング前とチューニング後で、計算時間が速くなったかどうかを確認し、明らかに速くなった場合のみ採用して下さい。
- 一般の計算機(またはホスト側のプログラム)のチューニング方法については、参考文献[2](付録参照)を参照して下さい。このチューニング方法は、カーネル関数にも適用できる場合もあります。

■ Best Practices Guideの例

「CUDA C Best Practices Guide」(付録参照)の5.1節に掲載されている例を説明します。なお、下記のうち、組込関数については、単精度版の例を示します。倍精度版、および各関数の使用方法の詳細については、「CUDA C Programming Guide」のAppendix C.(付録参照)を参照して下さい。

● 単精度の定数

```
float a;
a = 1.0; ①
a = 1.0f; ②
```

- 下記の①は、倍精度定数1.0から単精度定数1.0fへの型変換が必要となります。②は型変換が不要なので、②の方が速くなります。

● 2のべき乗の除算

下記の①の下線(二重線)が1以上の整数で、下線(実線)が2のべき乗(2,4,8,...)の場合、②のようにビットの右シフト演算にした方が速くなります。②の「>>3」は、ビットの右方向へのシフトを3回行うという意味です。例えば10進数の10は2進数の00001010で、ビットの右シフトを3回行うと、以下のように10進数の1になります。「>>」は四則演算より演算の優先順位が低いので、本例では②にカッコを付けて下さい。

なお、下記の①のように、下線(実線)に明示的に値(数字)が指定されている場合、コンパイラが自動的に①を②に置き換える場合があります。

```
00001010 → 00000101 → 00000010 → 00000001
↑
10進数の10
```

● 2のべき乗の剰余

下記の①の下線(二重線)が1以上の整数で、下線(実線)が2のべき乗(2,4,8,...)の場合、②のようにビットのAND演算にした方が速くなります。②の「&」は、以下のように、2進数の各ビットのANDを取ることを意味します。「&」は四則演算より演算の優先順位が低いので、本例では②にカッコを付けて下さい。

なお、下記の①のように、下線(実線)に明示的に値(数字)が指定されている場合、コンパイラが自動的に①を②に置き換える場合があります。

```
00001010 & 00000111 = 00000010
↑
10進数の10 10進数の7 10進数の2
```

```
int i;
i = 10/8 + 1; ①
i = (10>>3) + 1; ②
```

↑ 下線部に 8=2³ の3を指定します。

```
int i;
i = 10%8 + 1; ①
i = (10&7) + 1; ②
```

↑ 下線部に 8-1=7 を指定します。

● 分母の平方根

下記の①のように、分母に平方根がある場合は、②の組込関数に変えた方が速くなります。①の除算は②では乗算になります。

```
float a, x;
a = 1.23f/sqrtf(x); ①
a = 1.23f*rsqrtf(x); ②
```

● 同じ値のsinとcosを両方求める場合

下記の①のように、同じ値xのsinとcosを両方求める場合、②の組込関数に変えた方が速くなります。

```
float a, b, x;
a = sinf(x); ①
b = cosf(x); ①
sincosf(x, &a, &b); ②
```

● 高速版の組込関数

CUDAでは、sinfなどの組込関数の、高速版の組込関数が提供されています。下記の④は純正の組込関数です。一方②は高速版の組込関数で、SFU(Super Function Unit)という、ストリーミングマルチプロセッサ上にある専用の装置で計算を行うため、④より高速になります。④より高速になりますが、若干精度が悪くなります。高速版の組込関数は、カーネル関数内のみで使用可能です。高速版の組込関数の一覧は、「[CUDA C Programming Guide](#)」Appendix C.2 (付録参照)を参照して下さい。

一方、③の下線部を指定してコンパイル/リンクすると、プログラム内の純正の組込関数(高速版が提供されている関数のみ)が、自動的に高速版の組込関数に変換されます。変換される関数の一覧は「[CUDA C Programming Guide](#)」Appendix B.7(付録参照)を参照して下さい。

```
float a, x;
a = sinf(x); ④
a = __sinf(x); ③
```

```
nvcc (最適化オプション) -use_fast_math test.cu ③
```

高速版の組込関数を使用する場合、精度の相違が計算結果に影響を及ぼす可能性があるので注意して下さい。参考のため、下記に、各組込関数の計算結果を表示します。純正のsinf(x)の方が、高速版の__sinf(x)よりも、倍精度のsin(x)の値に近いようです。

x	単精度(純正) sinf(x)	単精度(高速版) __sinf(x)	倍精度 sin(x)
1.0	0.8414710164	0.8414708972	0.8414709848
2.0	0.9092974663	0.9092973471	0.9092974268
3.0	0.1411200017	0.1411199421	0.1411200081
4.0	-0.7568024993	-0.7568023801	-0.7568024953
5.0	-0.9589242935	-0.9589242935	-0.9589242747
6.0	-0.2794154882	-0.2794155180	-0.2794154982
7.0	0.6569865942	0.6569864154	0.6569865987
8.0	0.9893582463	0.9893582463	0.9893582466
9.0	0.4121184945	0.4121187925	0.4121184852
10.0	-0.5440210700	-0.5440207720	-0.5440211109

■ 最適化

以下に示す例は、通常の計算機のコンパイラでは自動的に最適化する可能性が高いですが、カーネル関数側のコンパイラは自動的に最適化せず、手作業でチューニングすると速くなります。以下の例を見る限り、カーネル関数側のコンパイラの最適化能力は、(現時点では)通常の計算機のコンパイラよりも低いようです。

コンパイラがどのような最適化を行ったかについては、アセンブラリストで確認することができます(2-7節参照)。

なお、チューニング方法によっては、一時変数を使用するため、使用するレジスタの数が増えてしまい、6-1節で述べた、ストリーミング・マルチプロセッサ上に同時に存在できるワーブの数が減り、遅くなる可能性があります。

● グローバルメモリからのロードの低減

グローバルメモリからのロード(またはストア)は時間がかかります。

図6-6-1(1)では、下線部に示すように、グローバルメモリ上の同じ要素dX[0]を3回ロードしています。これを図6-6-1(2)のように変更すると、dX[0]を一度だけロードするため速くなります(変数tempはレジスタに置かれるので、グローバルメモリからのロードは不要です)。このように、(A)同じ計算を複数回行っている場合、一回だけ実行するようにすると、速くなる場合があります。

一方、図6-6-2(1)では、ループが反復するたびに、下線部で毎回ロードを行っています。これを図6-6-2(2)のように変更すると、dX[0]を一度だけロードするため速くなります。このように、(B)ループ反復とは関係のない計算をループの外に出して一回だけ実行するようにすると、速くなる場合があります。

次ページの例も、(A)と(B)の両方の形式に適用できますが、(B)の形式で説明します。

```

__global__ void kernel
(float *dA,float *dB,float *dC,float *dX){
  int i = blockDim.x*blockDim.x + threadIdx.x;
  dA[i] = dA[i] + dX[0];
  dB[i] = dB[i] + dX[0];
  dC[i] = dC[i] + dX[0];
}

```

図6-6-1(1) ✖

```

__global__ void kernel
(float *dA,float *dB,float *dC,float *dX){
  int i = blockDim.x*blockDim.x + threadIdx.x;
  float temp = dX[0];
  dA[i] = dA[i] + temp;
  dB[i] = dB[i] + temp;
  dC[i] = dC[i] + temp;
}

```

図6-6-1(2) ○

```

__global__ void kernel(float *dA,float *dX){
  for(int k=0;k<N;k++){
    dA[k] = dA[k] + dX[0];
  }
}

```

図6-6-2(1) ✖

```

__global__ void kernel(float *dA,float *dX){
  float temp = dX[0];
  for(int k=0;k<N;k++){
    dA[k] = dA[k] + temp;
  }
}

```

図6-6-2(2) ○

```

:
kernel<<<1,1>>>(dA,dX);
:

```

```

:
kernel<<<1,1>>>(dA,dX);
:

```

● 組込関数の削減

sinfなどの組込関数は計算時間がかかります。図6-6-3(1)の、ループ反復とは関係のないsinfを、図6-6-3(2)のようにループの外に出して一度だけ実行するようにすると、速くなります。

```
__global__ void kernel(float *dA, float x){
  for(int k=0; k<N; k++){
    dA[k] = dA[k] + sinf(x);
  }
}
```

図6-6-3(1) ✕

```
__global__ void kernel(float *dA, float x){
  float temp = sinf(x);
  for(int k=0; k<N; k++){
    dA[k] = dA[k] + temp;
  }
}
```

図6-6-3(2) ○

● 除算の乗算化

四則演算(+, -, ×, ÷)では除算が一番計算時間がかかります。図6-6-4(1)の下線部の除算を図6-6-4(2)のように乗算に変換すると、速くなります。

また、図6-6-5(1)の、ループ反復とは関係のない除算を、図6-6-5(2)のようにループの外に出して一度だけ実行するようにすると、速くなります。

```
__global__ void kernel(float *dA){
  for(int k=0; k<N; k++){
    dA[k] = dA[k]/2.5f;
  }
}
```

図6-6-4(1) ✕

```
__global__ void kernel(float *dA){
  for(int k=0; k<N; k++){
    dA[k] = dA[k]*0.4f;
  }
}
```

図6-6-4(2) ○

```
__global__ void kernel(float *dA, float x){
  for(int k=0; k<N; k++){
    dA[k] = dA[k]/x;
  }
}
```

図6-6-5(1) ✕

```
__global__ void kernel(float *dA, float x){
  float temp = 1.0f/x;
  for(int k=0; k<N; k++){
    dA[k] = dA[k]*temp;
  }
}
```

図6-6-5(2) ○

■ 並列化できない/並列化しにくい部分のデバイス側での実行

カーネル関数で実行するのは、必ずしも並列化された部分だけではありません。一連の計算の一部に、並列化できない部分や並列化しにくい部分(例えば合計などの縮約演算)が含まれている場合、通常はその部分をホスト側のプログラムで計算しますが、以下のように、デバイス側で、例えばブロックID=**0**、スレッドID=**0**のスレッドが代表して計算する方法もあります。

```
__global__ void kernel(~){
  :
  if(blockIdx.x==0 && threadIdx.x==0) {
    並列化できない(しにくい)部分
  }
  :
}
```

6-7 ループアンローリング

■ ループアンローリングとは

ループの反復回数を減らし、その代わりにループ内のステートメント数を増やすことをループアンローリングと呼びます。例えば図6-7-1(1)のforループを2段にアンローリングすると、図6-7-1(2)のようになります。ループ反復を2反復ごとに行い、その代わりにステートメントを2行とし、配列の添字を「i」、「i+1」とします。同様に3段にアンローリングすると図6-7-1(3)のようになります。6段にアンローリングした場合は、元のループの反復回数が6回なので、図6-7-1(4)のようにループが展開されて消滅します。

```

:
float A[6], B[6];
for(i=0; i<6; i++){
    A[i] = B[i];
}
:

```

図6-7-1(1) アンローリングなし 図6-7-1(2) 2段にアンローリング

```

:
for(i=0; i<6; i+=2){
    A[i] = B[i];
    A[i+1] = B[i+1];
}
:

```

図6-7-1(3) 3段にアンローリング

```

:
A[i] = B[i];
A[i+1] = B[i+1];
A[i+2] = B[i+2];
A[i+3] = B[i+3];
A[i+4] = B[i+4];
A[i+5] = B[i+5];
:

```

図6-7-1(4) ループの展開

(カーネル関数内のループに対して)ループアンローリングを行うと、ループ反復のオーバーヘッドが若干減少します。さらに、プログラムによっては以下のような効果があります。本書では(1)を目的とします。

- (1) 1重ループ、または多重ループの内側のループのアンローリングによって、コンパイラによる最適化(ソフトウェア・パイプラインなど)が促進される可能性があります。
- (2) 多重ループの外側のループのアンローリングによって、ロードとストアが削減される可能性があります。

■ 手作業で行う方法

ループアンローリングは、手作業で行う方法とコンパイラに自動的に行なわせる方法があります。まず手作業で行う方法の概要を説明します。アンローリング前のプログラムを図6-7-2(1)に示します。一般の場合にも適用できるように、ループ反復の範囲は変数(imin~imax)になっています。

図6-7-2(1)のループをn(=3)段にアンローリングしたプログラムを図6-7-2(2)に示し、動作を図6-7-2(3)に示します。⑥はアンローリングして計算する主力のループで、3段なので3つ飛び(本例ではi=0,3)に反復する代わりに、各反復で①,②,③を実行します。⑨は、割り切れない残った反復(本例ではi=6,7)をアンローリングせずに計算するループです。

⑤でアンローリングの段数nを3に設定し、⑥で⑥のループの上限itemp(本例では5)を求めます。3段なので⑦の下線部でループ反復を3つ飛びにし、①を2行コピーして②,③とし、下線部を追加します。

```

#define N (8)
:
float A[N], B[N]
int imin = 0;
int imax = N-1;
for(i=imin; i<imax+1; i++){
    B[i] = A[i];
}
:

```

図6-7-2(1)

```

:
int n = 3;          ⑤
int itemp = imax - (imax-imin+1)%n;
for(i=imin; i<itemp+1; i+=n){ ⑦
    B[i] = A[i];      ① ← 1段目
    B[i+1] = A[i+1]; ② ← 2段目
    B[i+2] = A[i+2]; ③ ← n(=3)段目
}
for(i=itemp+1; i<imax+1; i++){
    B[i] = A[i];      ④
}
:

```

図6-7-2(2)




図6-7-2(3)

■ コンパイラに自動的に行わせる方法

次に、コンパイラに自動的にループアンローリングを行わせる方法について説明します。コンパイラに対して、指示行を使用してループアンローリングに関する指示を行うことができます。

指示行「`#pragma unroll n`」(`n`は無指定または1以上の整数)は、`for`文の直前に指定し、その`for`文のみに適用されます。図6-7-3と図6-7-4を例に、指示行の使用方法を説明します。図6-7-3はループの反復回数の下線に示すように(コンパイラにとって)既知の場合、図6-7-4は未知の場合です。

なお、ループによっては、以下の結果と異なる結果になるかもしれません。

<pre>#define N (10) __global__ void kernel(float *dA){ #pragma unroll n (nは無指定か1以上の整数) for(int k=0; k<N; k++){ dA[k] = dA[k] + 1.0f; } }</pre>	<pre>__global__ void kernel(float *dA, int m){ #pragma unroll n (nは無指定か1以上の整数) for(int k=0; k<m; k++){ dA[k] = dA[k] + 1.0f; } }</pre>
---	---

図6-7-3 ループ反復回数が既知

図6-7-4 ループ反復回数が未知

- 「`#pragma unroll`」を指定しない場合

「`#pragma unroll`」を指定しない場合、図6-7-3では`for`文は展開(図6-7-1(4)参照)されました。N=40までは同様に展開され、N=41以上では展開されませんでした。一方図6-7-4では展開されませんでした。

- 「`#pragma unroll 1`」を指定した場合

「`#pragma unroll 1`」は、直後の`for`文のアンローリングを行わないことをコンパイラに指示します。図6-7-3と図6-7-4はどちらもアンローリングされませんでした。

- 「`#pragma unroll n`」(`n`は2以上の整数)を指定した場合

「`#pragma unroll n`」(`n`は2以上の整数)は、`n`段にアンローリングすることをコンパイラに指示します。図6-7-3で、例えば「`#pragma unroll 2`」を指定した場合、2段にアンローリングされます。Nの値を大きくしてテストしたところ、「`#pragma unroll n`」の「`n`」が最大5625まではアンローリングされ、それ以上の値を指定すると、下記のメッセージが表示されてアンローリングされませんでした。

図6-7-4は図6-7-3と同じ結果になりました。

```
./test.cu(24): Advisory: Loop was not unrolled, too much code expansion
```


↓
ファイルtest.cu内の、`for`文の行番号

- 「`#pragma unroll`」を指定した場合

「`#pragma unroll`」は、直後の`for`文を展開(図6-7-1(4)参照)することをコンパイラに指示します。図6-7-3ではNが最大5625までは展開され、それ以上では上記のメッセージが表示され、展開されませんでした。図6-7-4では反復回数が不明なので、展開されませんでした。

● デバイス側のコンパイラオプション

前ページの結果は全て、デバイス側のコンパイラの最適化オプションがデフォルト値「-03」の場合です(2-7節参照)。下記の下線部のように「-02」以下を指定した場合、上記のいずれの場合もアンローリングは行われませんでした。なお、「-02」を指定してコンパイルした場合、①のメッセージが表示されます。

```
nvcc (最適化オプション) -Xopencc -02 test.cu 
./test.cu(24): Advisory: Loop was not unrolled, cannot deduce loop trip count ①
```

■ ループアンローリングが行われたかどうかを知る方法

コンパイラに自動的にアンローリングを行わせる場合、実際にアンローリングが行われたかどうかを知る方法を説明します。図6-7-5(1)の下線部を付けてコンパイルすると(test.cuはカーネル関数のみでも可)、アセンブラリストが(下記の例では)test.ptxというファイルに出力されます。

図6-7-3のプログラムで、ループがアンローリングされなかった場合は、図6-7-5(2)のように表示され、例えば3段にアンローリングされた場合は、図6-7-5(3)のように同じ命令パターンが3回表示されます。アセンブラリストの見方については、2-7節を参照して下さい。


```
nvcc (最適化オプション) -ptx test.cu 
```

図6-7-5(1)

```
:
ld.global.f32    %f1, [%rd1+0];
mov.f32         %f2, 0f3f800000;    // 1
add.f32         %f3, %f1, %f2;
st.global.f32   [%rd1+0], %f3;
:

```

図6-7-5(2)

```
:
ld.global.f32    %f1, [%rd1+0];
mov.f32         %f2, 0f3f800000;    // 1
add.f32         %f3, %f1, %f2;
st.global.f32   [%rd1+0], %f3;
ld.global.f32    %f4, [%rd1+4];
mov.f32         %f5, 0f3f800000;    // 1
add.f32         %f6, %f4, %f5;
st.global.f32   [%rd1+4], %f6;
ld.global.f32    %f7, [%rd1+8];
mov.f32         %f8, 0f3f800000;    // 1
add.f32         %f9, %f7, %f8;
st.global.f32   [%rd1+8], %f9;
:

```

図6-7-5(3)

■ 何段のアンローリングがよいか

アンローリングで最も速度が速くなる段数は、当然ながらプログラムによって異なるので、試行錯誤で決定する必要があります。図6-7-3の簡単なプログラムでテストした限りでは、数段程度でほぼピークになり、後は段数を増やしてもあまり変わりませんでした。

■ 手作業と自動の比較

アンローリングを手作業で行うか、コンパイラに自動的に行わせるかは好みによります。手作業で行う場合、当然ながら修正作業に手間がかかり、またプログラムが分かりにくくなります。

一方コンパイラに自動的に行わせる場合がありますが、コンパイラと言えども、人間が作成したソフトウェアなので、バグを含んでいる可能性があります。一般に、コンパイラに複雑な処理(例えば最適化オプションを一番高くして最も高度な最適化を行わせるなど)を行わせると、コンパイラ自体のバグに遭遇する確率が高くなります。コンパイラにループアンローリングを自動的に行わせる場合も、同様の問題が発生する可能性があります。

本章では、GPU用に並列化された数値計算ライブラリーを紹介します。

7-1 CUBLAS

■ 絶対値の合計

CUBLASは、線形計算の数値計算ライブラリーBLAS(Basic Linear Algebra Subprograms)のCUDA版です。配列の絶対値の合計を求める「cublasSasum」ルーチンの使用方法を、図7-1-1(1)で説明します(単精度用のルーチンで説明します)。CUBLASの詳細は、「CUDA CUBLAS Library」(付録参照)を参照して下さい。

- CUBLASのルーチン(図7-1-1(1)の「cublasxxxx」)を使用する場合、①を指定します。
- ②で、図7-1-1(2)に示すように、ホスト側の配列X[5]に適当な値を設定します。
- ③で、CUBLASライブラリーを初期化します。③は、すべてのCUBLASルーチンの一番最初に実行します。
- ④(2箇所)で、デバイス側の配列dX[5]を確保します(後述するようにCUDA関数を使用しても構いません)。
- ⑤で、図7-1-1(2)に示すように、ホスト側の配列Xをデバイス側の配列dXにコピーします。⑤の左の下線部は、配列Xの、コピーする要素間の間隔です。例えば図7-1-1(3)では「2」となります。同様に右の下線部は、コピー先の配列dX内の、コピーされた要素間の間隔です。
- ⑥は、BLASのルーチンSASUM(単精度)のCUBLAS版です。配列dX内のN個の要素の絶対値の合計を求め、結果が④で宣言した変数sumXに戻ります。⑥の右の下線部は、配列dX内の、計算に使用する要素間の間隔です。
- 計算が終了したら、⑦でデバイス側の配列dXを解放し、⑧でCUBLASライブラリーが使用したCPU側の資源を解放します。GPU側の資源は、プログラムの終了時に解放されます。
- コンパイル/リンク時に図7-1-2の下線部を指定し、実行します。⑨は、配列Xの各要素の絶対値の合計を求めるルーチンなので、計算結果は⑩のようになります。

いくつか補足します。

- 本例では、ホスト側の配列Xをデバイス側の配列dXにコピーして計算しましたが、配列dXが既にデバイス側に存在しているときは、それをそのまま使用することができます。
- ④,⑤,⑦の代わりに、図7-1-3の④,⑤,⑦のようにCUDA関数を使用しても構いません。
- 図7-1-1(1)のようにCUDA関数を1つも使用しない場合、「gcc ~ test.c 」でもコンパイル可能です。

```

0 1 2 3 4 ⑤ 0 1 2 3 4 0 1 2 3 4 5 6 7 8
図7-1-1(2) X [-1. 2.-3. 4.-5.] → dX [-1. 2.-3. 4.-5.]

```

図7-1-1(3)

```

#include "cublas.h" ①
#define N (5)
int main(void){
    float X[N];
    float *dX; ④
    float sumX; ①
    配列Xに値を設定する。 ②
    cublasInit(); ③
    cublasAlloc(N, sizeof(float), (void**)&dX); ④
    cublasSetVector(N, sizeof(float), X, 1, dX, 1); ⑤
    sumX = cublasSasum(N, dX, 1); ⑥
    cublasFree(dX); ⑦
    cublasShutdown(); ⑧
    printf("sumX = %f\n", sumX); ⑨
};

```

```

$ nvcc (最適化オプション) -lcublas test.cu 
sumX = 15.000000 ⑩

```

図7-1-2

```

size_t size = N*sizeof(float);
cudaMalloc((void**)&dX, size); ④
cudaMemcpy(dX, X, size, cudaMemcpyHostToDevice); ⑤
cudaFree(dX);

```

図7-1-3

図7-1-1(1)

■ エラーチェック

図7-1-1(1)では説明を簡単にするため、CUBLASルーチン内で発生したエラーのチェック処理は省略しました。以下でエラーチェック方法について説明します。なお、エラーチェックを行わない場合、CUBLASルーチンでエラーが発生しても、メッセージは何も表示されず異常終了もしないので、必ずエラーチェックを行うようにして下さい。

図7-1-1(1)の③～⑥のCUBLASルーチンのうち、⑥は実際に計算を行うルーチンで、それ以外はCUBLASの補助ルーチンです。例えば③の補助ルーチンのエラーチェック方法を説明します(他の補助ルーチンの場合も同じです)。図7-1-4(1)の⑭に示すように、補助ルーチンを実行すると戻り値が戻ります。これを、⑮で宣言した適当な名前の変数(本例ではstatus)に代入し、⑰で⑱の関数(関数名は任意)をコールします。関数内の⑳で戻り値をチェックし、正常値でなければ㉑で図7-1-4(2)のメッセージを表示し、㉒で強制終了します。図7-1-4(2)の「xx」には、㉓の戻り値が表示されます。

表示される値とその意味を図7-1-4(3)に示します。どの補助ルーチンでエラーが発生したのかを知るため、㉔の波線に㉕の補助ルーチン名を記述し、この補助ルーチン名が㉔の波線に表示されます。

一方、CUBLASのルーチンのうち、㉖のように実際に計算を行うルーチンには、戻り値がありません。この場合、計算終了後、㉗で戻り値を取得し、㉘で㉙と同様に㉚の関数をコールします。

```
#include "cublas.h"
void CUBLAS_ERROR_CHECK(char *msg,
                        cublasStatus status){
    ⑭ if (status != CUBLAS_STATUS_SUCCESS){ ⑮
        printf("CUBLAS error in %s.
                Error Code = %d\n",msg,status); ⑯
        exit(-1); ⑰
    }
}

int main(void){
    cublasStatus status; ⑱
    :
    status = cublasInit(); ⑲
    CUBLAS_ERROR_CHECK("cublasInit",status); ⑳
    :
    sumX = cublasSasum(N,dX,1); ㉑
    status = cublasGetError(); ㉒
    CUBLAS_ERROR_CHECK("cublasSasum",status); ㉓
    :
}

```

CUBLAS error in cublasInit. Error Code = xx ㉔
図7-1-4(2)

- 0: 演算が正常終了しました。
 1: CUBLASライブラリーが初期化されていません。
 3: 資源の割り当てに失敗しました。
 7: サポートされていない値が関数に渡されました。
 8: 関数が、デバイスのアーキテクチャに存在しないアーキテクチャの機能を要求しました。
 11: GPUのメモリ領域へのアクセスが失敗しました。
 13: GPUプログラムの実行が失敗しました。
 14: CUBLASの内部エラーです。


図7-1-4(3)

図7-1-4(1)

■ 絶対値の最大(最小)値

配列X内の絶対値の最大値を求める場合は、図7-1-1(1)の④、⑥、⑨を、図7-1-5(1)のように変更します。⑥を実行すると、変数iposには、配列Xの最初の要素の位置を1としたときの、絶対値の最大値が入っている⑨が戻ります。図7-1-5(2)の例では、絶対値の最大値は X[2]=-9.0 なので、iposには「3」が戻ります。⑨を実行すると、図7-1-5(3)が表示されます。

最小値を求めるCUBLASルーチンはcublasIsaminです。



```
float maxX;
int ipos;
ipos = cublasIsamax(N,dX,1);
maxX = X[ipos-1];
printf("index=%d max=%f\n",ipos-1,maxX);

```

図7-1-5(1)

index=2 max=-9.000000

図7-1-5(3)

■ 正負を考慮した合計/最大(最小)値

正負の値が強在した配列Xに対し、正負を考慮して合計/最大(最小)値を求める方法を説明します。

【方法1】図7-1-6の(1)の配列Y,Zをゼロクリアし、配列X内の正の要素を配列Yに、負の要素を配列Zに分けて入れ、(2)でcublasSasumを使用して絶対値の合計sumYとsumZを求め、(3)で「sumX = sumY-sumZ」とします。最大値を求める場合は、(2)でcublasIsamaxを使用して配列Yの絶対値の最大値を求めます。最小値を求める場合は、(2)で配列Zの絶対値の最大値を求め、符号を負にします。

【方法2】配列X内で、例えば「-10.0」より小さい値が存在しないのであれば、(4)で配列Xの全要素に「10.0」を加えて全ての値をゼロ以上にし、(5)でcublasSasumを使用して絶対値の合計sumYを求め、最後に「sumX = sumY-(10.0*要素数)」とします。最大(最小)値の場合は、(6)で「10.0」を引きます。

【方法3】この方法は、合計を求める場合に適用可能です。(7)のように配列Yに「1.0」を入れ、(8)で配列XとYの内積を求めるとsumXとなります。内積の計算は、(9)のように、CUBLASルーチンcublasSdot(単精度)を使用します。




図7-1-6

■ 行列乗算

次に、BLASの行列乗算ルーチンSGEMM(単精度)のCUBLAS版ルーチンcublasSgemmの使い方を説明します。まず各行列と配列の形状を図で示します。図7-1-8(1)は行列乗算 $C = A \cdot B$ の行列A, B, C(全角文字)を示します。また図7-1-8(2)はデバイス側の配列dA, dB, dC、図7-1-8(3)はホスト側の配列A, B, C(半角文字)を示します。通常、例えばA, dA, Aの大きさは同じですが、一般的な使い方を説明するため、それぞれ異なる大きさだとします。

図7-1-8(3)の矢印は、配列内の要素がメモリに並ぶ順番を示します。例えば配列AとdAは、行列Aの転置になっていることに注意して下さい。また、例えば図7-1-8(3)のLDA(Leading Dimension of A)は、配列Aの2次元目(横方向)の大きさを示します。

以下で図7-1-7を説明します。

- ①でホスト側の配列A, B, Cを確保し、②と⑥でデバイス側の配列dA, dB, dCを確保します。
- ③と④で、ホスト側とデバイス側の各配列の、2次元目の大きさを設定します(図7-1-8(2)(3)参照)。
- ⑤で、配列AとBに値を設定します。
- 図7-1-8(3)の中央の図に示すように、ホスト側の配列Aからデバイス側の配列dAにコピーしたい8個の要素は、メモリ上で不連続です。連続な場合は通常のcudaMallocでコピーできますが、このように不連続な場合は、⑦のCUBLASルーチンcublasSetMatrixでコピーすることができ(図7-1-8(2)(3)の⑦参照)。このとき、③, ④で設定した配列AとdAの2次元目の大きさ(LDA, LDdA)を、⑦の引数に指定します。
- 同様に⑧で、図7-1-8(2)(3)の⑧に示すように、ホスト側の配列Bをデバイス側の配列dBにコピーします。
- ⑩のCUBLASルーチンcublasSgemmは $C = \beta \cdot C + \alpha \cdot A \cdot B$ を計算します。今回は $C = A \cdot B = 0 \cdot C + 1 \cdot A \cdot B$ を計算するので、⑨で $\alpha = 1.0, \beta = 0.0$ を設定し、 α と β を⑩の引数に指定します。⑩の他の引数については、前述のマニュアルを参照して下さい。計算の結果、配列dAとdBの行列積が配列dCに入ります。
- ⑪で、図7-1-8(2)(3)の⑪に示すように、デバイス側の配列dCをホスト側の配列Cにコピーします。


```

#include "cublas.h"
#define M (2)
#define N (3)
#define K (4)
int main(void){
    float A[6][4],B[5][6],C[5][4];
    float *dA,*dB,*dC;
    int LDA = 4;int LDB = 6;int LDC = 4;
    int LDdA = 3;int LDdB = 5;int LDdC = 3;
    ① 配列AとBに値を設定する。
    ② cublasInit();
    ③ cublasAlloc(5*3, sizeof(float), (void*)&dA);
    ④ cublasAlloc(4*5, sizeof(float), (void*)&dB);
    ⑤ cublasAlloc(4*3, sizeof(float), (void*)&dC);
    ⑥ cublasSetMatrix(M, K, sizeof(float), A, LDA, dA, LDdA);
    ⑦ cublasSetMatrix(K, N, sizeof(float), B, LDB, dB, LDdB);
    ⑧ float alpha = 1.0f;float beta = 0.0f;
    ⑨ cublasSgemm('N', 'N', M, N, K, alpha, dA, LDdA, dB, LDdB, beta, dC, LDdC);
    ⑩ cublasGetMatrix(M, N, sizeof(float), dC, LDdC, C, LDC);
    ⑪ cublasFree(dA);
    cublasFree(dB);
    cublasFree(dC);
    cublasShutdown();
    :
}
    
```

図7-1-7






図7-1-8(1)



デバイス側の配列

図7-1-8(2)



ホスト側の配列

図7-1-8(3)

7-2 CUFFT

CUFFTは、GPU上で稼働するFFT(高速フーリエ変換)の数値計算ライブラリーで、1,2,3次元の「複素数 ⇄ 複素数」と「実数 ⇄ 複素数」の変換を行うことができます。図7-2-1で、2次元(単精度)の「複素数 ⇄ 複素数」の変換を行う方法を説明します。CUFFTの詳細は、「CUDA CUFFT Library」(付録参照)を参照して下さい。

- CUFFTのルーチン(図7-2-1の「cufftxxxx」)を使用する場合、①を指定します。
- ②で、変換するデータの1次元目の要素数をN1、2次元目の要素数をN2とします。
- ⑤で、図7-2-3に示すように、ホスト側の配列XとZを宣言します。X[N1][N2]のように、1次元目の要素数N1が左側の添字になることに注意して下さい。配列のデータ型は、CUFFTで提供されているcufftComplex型(単精度複素数)を使用します。倍精度複素数の場合はcufftDoubleComplex型を使用します。詳細は前述のマニュアルを参照して下さい。
- 変換前のデータの実数部を⑨で、虚数部を⑩で、配列Xに設定します。
- ⑧,⑪で、図7-2-3に示すように、デバイス側の配列dX, dY, dZを確保します。
- ⑫で、ホスト側の配列Xをデバイス側の配列dXにコピーします。
- 下記を引数に指定して⑬を実行すると、これらの値が保管され、その保管先を示す値が、1つ目の引数plan(⑯)で宣言し名前は任意)に戻ります。この変数をハンドルと呼びます。⑮,⑰,⑱の下線部でこのハンドルを使用します。
- 2つ目の引数：入力データの1次元目の要素数N1を指定します。
- 3つ目の引数：入力データの2次元目の要素数N2を指定します。
- 4つ目の引数：変換の種類を指定します。単精度の「複素数 ⇄ 複素数」の変換の場合は、CUFFT_C2Cとなります。
- ⑭,⑮,⑰,⑱の説明は後述します。
- ⑯で、配列dXのデータが、(CUFFT_FORWARDの指定により)順変換され、配列dYに入ります。配列dXとdYは同じ配列でも構いません。
- ⑰で、配列dYのデータが、(CUFFT_INVERSEの指定により)逆変換され、配列dZに入ります。配列dYとdZは同じ配列でも構いません。なお、逆変換では規格化を行いません。従って配列dZの各要素を N1*N2 で割ると、変換前の配列dXと同じ値になります。
- ⑲で、変換後の配列dZをホスト側の配列Zにコピーします。
- ⑳で、ハンドルplanを無効にし、関連するGPU資源を解放します。
- ⑬,⑮,⑰,⑱の戻り値を、⑦で宣言した変数status(名前は任意)に入れ、⑭,⑮,⑰,⑱を実行すると、⑬(関数名は任意)が呼ばれ、戻り値をチェックし、エラーがある場合は④でルーチン名と下記の値を表示します。なお、CUFFTのルーチンによっては、下記の意味と若干異なる場合がありますので、下記のカッコ内と前述のマニユアルの各ルーチンの「Return Values」の説明を対応させて下さい。
- エラーチェックルーチンの指定は任意ですが、必ず指定するようにして下さい。
- 1 (CUFFT_INVALID_PLAN)：無効なプランハンドル(本例では⑤のplan)がCUFFTに渡されました。
- 2 (CUFFT_ALLOC_FAILED)：CUFFTが、GPUメモリのアロケートに失敗しました。
- 3 (CUFFT_INVALID_TYPE)：ユーザーが、サポートされていないデータ型を要求しました。
- 4 (CUFFT_INVALID_VALUE)：ユーザーが、誤ったメモリポインターを要求しました。
- 5 (CUFFT_INTERNAL_ERROR)：全ての内部ドライバエラーに対して使用されます。
- 6 (CUFFT_EXEC_FAILED)：CUFFTが、GPU上でFFTの実行に失敗しました。
- 7 (CUFFT_SETUP_FAILED)：CUFFTライブラリーが、初期化に失敗しました。
- 8 (CUFFT_INVALID_SIZE)：ユーザーが、サポートされていないIFFTの大きさを指定しました。
- コンパイル/リンク時に、図7-2-2の下線部を指定します。

```

① #include <cuFFT.h>
② #define N1 (4)
② #define N2 (8)
③ void CUFFT_ERROR_CHECK(char *msg,
    cufftResult status){
    ④ if (status != CUFFT_SUCCESS){
        printf("CUFFT error in %s.
            Error Code = %d\n",msg,status); ④
        exit(-1);
    }
}
main(){
    ⑤ cufftComplex X[N1][N2],Z[N1][N2];
    cufftHandle plan;
    cufftResult status;
    cufftComplex *dX,*dY,*dZ;
    ⑥ for(int i1=0;i1<N1;i1++){
        ⑦ for(int i2=0;i2<N2;i2++){
            X[i1][i2].x = ~; (実数部) ⑨
            X[i1][i2].y = ~; (虚数部) ⑩
        }
    }
}

```

図7-2-1

```

size_t size = N1*N2*sizeof(cufftComplex);
cudaMalloc((void**)&dX,size); ⑪
cudaMalloc((void**)&dY,size);
cudaMalloc((void**)&dZ,size); ⑫
cudaMemcpy(dX,X,size,cudaMemcpyHostToDevice);
status =
    ⑬ cufftPlan2d(&plan,N1,N2,CUFFT_C2C); ⑬
    CUFFT_ERROR_CHECK("cufftPlan2d",status); ⑭
status =
    ⑮ cufftExecC2C(plan,dX,dY,dY,CUFFT_FORWARD); ⑮
    CUFFT_ERROR_CHECK("cufftExecC2C1",status); ⑯
status =
    ⑰ cufftExecC2C(plan,dY,dZ,CUFFT_INVERSE); ⑰
    CUFFT_ERROR_CHECK("cufftExecC2C2",status); ⑱
cudaMemcpy(Z,dZ,size,cudaMemcpyDeviceToHost);
status = cufftDestroy(plan); ⑳
CUFFT_ERROR_CHECK("cufftDestroy",status); ㉑
:

```

nvcc -lcufft (最適化オプション) test.cu

図7-2-2




図7-2-3

7-3 CUDPP

CUDPP(CUDA Data Parallel Primitives Library)は、CUDA SDK(1-4節参照)に含まれている、GPU上で稼働する数値計算ライブラリーで、合計、最大(小)値、ソート、乱数、疎行列の行列ベクトル積などのルーチンが提供されています。

■ CUDPPのWebサイト

CUDPPのWebサイトは <http://code.google.com/p/cudpp/> です。「CUDPP Documentation」をクリックすると、「CUDPP Documentation」の画面(以下画面1)が表示されます。

- (1) 画面1内の「CUDPP Presentation」をクリックすると、CUDPPの概要が表示されます。
- (2) 画面1上の「Related Pages」をクリックし、「A Simple CUDPP Example」をクリックすると、CUDPPの簡単なプログラム例と解説が表示されます。
- (3) 画面1上の「Modules」をクリックし、「CUDPP Public Interface」をクリックして現れた画面の途中にある「Function Documentation」に、CUDPPの各ルーチン(cudppScanなど)の文法の説明が表示されます。
- (4) 画面1上の「Files」をクリックし、「cudpp.h」をクリックして現れた画面の途中にある「Enumeration Type Documentation」に、CUDPPで指定する各パラメータ(CUDPP_ADDなど)の説明が表示されます。なお、この中の一番下の「CUDPPAlgorithm」内に下記が表示されており、合計、最大値などを求める専用のルーチンは、現時点(2010年12月現在)ではサポートされていないようです。

CUDPP_REDUCE parallel reduction(NOTE: currently unimplemented).

■ 合計

配列の各要素の合計を、CUDPPの専用でないルーチンcudppScanを使用して求める方法を、図7-3-1で説明します。なお、図7-3-1の⑧~⑫の詳細は上記の(4)を、⑭,⑯,⑰の詳細は上記の(3)を参照して下さい。

- CUDPPのルーチン(図7-3-1の「cudppxxxx」)を使用する場合、①を指定します。
- ⑤で、図7-3-2に示すように、ホスト側の配列X[5]に適当な値を設定します。
- ⑥で、デバイス側の配列dX[5],dY[5]を確保します。
- ⑦で、図7-3-2に示すように、ホスト側の配列Xをデバイス側の配列dXにコピーします。
- ⑧で、構造体config(名前は任意)を宣言し、各メンバに⑨~⑫を設定します。
- ⑨で、使用するアルゴリズムはスキャンであることを指定します(スキャンの動作は後述します)。
- ⑩で、アルゴリズム内で行う演算が加算であることを指定します。
- ⑪で、データ型が単精度実数であることを指定します。
- ⑫で、図7-3-2の順序(後述します)でスキャンが行われることを指定します。
- 下記の引数を指定して⑭を実行すると、これらの指定が保管され、その保管先を示す値が、1つ目の引数scanplan(⑮)で宣言、名前は任意)に戻ります。この変数をハンドルと呼びます。⑯,⑰の下線部がこのハンドルを指定します。
 - 2つ目の引数：⑮で宣言した構造体configを指定します。
 - 3つ目の引数：処理できる最大の要素数を指定します。
 - 4つ目の引数：入力データの行数(本例では1次元なので1)を指定します。
 - 5つ目の引数：この引数は、上記Webサイトの(3)では「入力データの行のピッチを要素数で指定する」となっていますが、意味がよく分かりませんでした。上記Webサイトの(2)のプログラム例に「0」が指定されているので、ここでは「0」としました。
 - ⑮,⑰,⑱の説明は後述します。

● ⑲を実行すると、配列dX内のN個(⑮の4つ目の引数で指定)の要素が、⑨~⑫の設定に従って処理され、結果が配列dYに入ります。本例では以下の(0)~(4)の順に計算が行われ、結果は図7-3-2のようになります。最終的に、dY[4]にはdX[0]~dX[4]の合計が入ります。

$$\begin{aligned}
 (0) \quad & dY[0] = dX[0] \\
 (1) \quad & dY[1] = dX[1] + dY[0] & (3) \quad dY[3] = dX[3] + dY[2] \\
 (2) \quad & dY[2] = dX[2] + dY[1] & (4) \quad \underline{dY[4]} = dX[4] + dY[3]
 \end{aligned}$$

- 計算が終了したら、⑮で、ハンドルscanplanを無効にし、関連するGPU資源を解放します。
- ⑳で、合計の入ったdY[4]をホスト側の変数sumXにコピーし、㉑で表示します。
- ⑭、⑮、⑯の戻り値を、⑳で宣言した変数status(名前は任意)に入れ、⑰、⑱、㉑を実行すると、㉒(関数名は任意)が呼ばれ、戻り値をチェックし、エラーがある場合は、㉓でエラーが発生したルーチン名と下記の値を表示します。エラーチェックルーチンの指定は任意ですが、必ず指定するようにして下さい。

- 1: 指定されたハンドル(本例では⑬のscanplan)が無効です。

- 2: 指定された構成(本例では⑨~㉑)が間違っています(例えば無効な組み合わせなど)。

- 3: 不明または追跡不能なエラーです。

- CUDPPを使用する場合は、CUDA SDK(1 - 4 節参照)を導入して下さい。コンパイル/リンク時に、図7-3-3のようにリンクします(導入したCUDA SDKのディレクトリが\$HOMEにある場合)。

```

① #include "cudpp/cudpp.h"
② #define N (5)
void CUDPP_ERROR_CHECK(char *msg,
    CUDPPResult status){
    ③ if (status != CUDPP_SUCCESS){
        printf("CUDPP error in %s.
            Error Code = %d\n",msg,status); ③
        exit(-1);
    }
}
int main(void){
    float X[N],Y[N];
    float *dX,*dY;
    float sumX;
    CUDPPResult status;
    ④
    ⑤ 配列Xに値を設定する。
    size_t size = N*sizeof(float);
    ⑥ cudaMalloc((void**)&dX,size);
    ⑥ cudaMalloc((void**)&dY,size);
    cudaMemcpy(dX,X,size,cudaMemcpyHostToDevice);
    ⑦

```

図7-3-1

```

⑧ CUDPPconfiguration config;
⑨ config.algorithm = CUDPP_SCAN;
⑩ config.op = CUDPP_ADD;
⑪ config.datatype = CUDPP_FLOAT;
⑫ config.options = CUDPP_OPTION_FORWARD
    | CUDPP_OPTION_INCLUSIVE;
⑬ CUDPPHandle scanplan = 0;
⑭ status = cudppPlan(&scanplan,config,
    N,1,0);
⑮ CUDPP_ERROR_CHECK("cudppPlan",status);
⑯ status = cudppScan(scanplan,dY,dX,N);
⑰ CUDPP_ERROR_CHECK("cudppScan",status);
⑱ status = cudppDestroyPlan(scanplan);
⑲ CUDPP_ERROR_CHECK("cudppDestroyPlan",
    status);
⑳ cudaMemcpy(&sumX,&dY[N-1],sizeof(float),
    cudaMemcpyDeviceToHost);
㉑ printf("%f\n",sumX);
㉒ :

```




図7-3-2




図7-3-4

```

$ nvcc (最適化オプション) test.cu -lcudpp_x86_64
-L$HOME/NVIDIA_GPU_Computing_SDK/C/common/lib/linux
-I$HOME/NVIDIA_GPU_Computing_SDK/C/common/inc
sumX = 8.000000

```

図7-3-3

■ 最大値

配列Xの各要素の最大値を求める場合は、図7-3-1の㉑を「config.op = CUDPP_MAX;」に変更します(最小値は CUDPP_MIN です)。図7-3-4の例では、最大値のdX[3]=4.0が、最終的にdY[4]に入ります。なお、最大値の入っている位置(本例ではdX[3]の「3」)も求めたい場合は、別途、配列dXまたはdYの中を調べる必要があります。

その他、GPU上で稼働する数値計算ライブラリーを紹介いたします。他にもWebや文献を調べれば見つかると思います。

● 以下のライブラリーが、CUDA3.2から導入されました。使用方法はマニュアル(付録参照)を参照して下さい。

CURAND : 擬似乱数生成用のライブラリー

CUSPARSE : 疎行列計算用のライブラリー

● CULAtools (<http://www.culatools.com/>)

LAPACKのGPU版で、有償版と無償版があります。

http://www.nvidia.co.jp/object/io_1250737175975.html に、日本語の簡単な紹介があります。

● MAGMA(Matrix Algebra for GPU and Multicore Architectures) (<http://icl.cs.utk.edu/magma/>)

テネシー大学で開発したLAPACKのGPU版です。

http://www.nvidia.co.jp/object/io_1257669168818.html に、日本語の簡単な紹介があります。

● Thrust (<http://code.google.com/p/thrust/>)

C++の標準テンプレートライブラリー(STL)によく似た、高水準インターフェースを提供します。

<http://gpu.fixstars.com/index.php/> の「CUDAプログラミングTIPS」の「Thrustを使う」に、簡単な使い方の説明があります。

● Mersenne Twister (<http://mwww.math.sci.hiroshima-u.ac.jp/~m-mat/MT/mt.html>)

(<http://mwww.math.sci.hiroshima-u.ac.jp/~m-mat/MT/SFMT/index-jp.html>)

擬似乱数生成アルゴリズムのプログラムです。

● NVIDIAのサイト

http://www.nvidia.com/object/tesla_software_jp.html(英語)の「SampleCodes and Libraries」

および http://www.nvidia.co.jp/object/tesla_software_jp.html(日本語)の「ソフトウェアはびより」に、各種リンクがあります。

● Prometech MCL (<http://www.gdep.jp/product/view/21>)

共役勾配法のライブラリーです。

● NTP (<http://cvlab.jp/> で「NTP」をクリックして下さい。)

行列計算C++ライブラリーです。

● MATLAB

<http://www.mathworks.co.jp/company/pressroom/articles/article52011.html>

http://www.mathworks.co.jp/products/new_products/latest_features.html

[http://www.nvidia.co.jp/object/IO\(オ-\)_44225.html](http://www.nvidia.co.jp/object/IO(オ-)_44225.html)

http://developer.nvidia.com/object/matlab_cuda.html

http://www.nvidia.co.jp/object/matlab_cuda_jp.html

● Mathematica (<http://wolfram.com/news/GPU.html>)

本章では、CUDA化したサンプリングプログラムを紹介します。

8-1 多体問題

本節では、粒子の多体問題を単純化したプログラムのCUDA化について説明します。

■ 粒子に働く力

図8-1-1(1)に示すように、1次元の計算領域内に存在する粒子①,②,③の間に、同じ大きさで反対方向の引力が働き、粒子①が粒子②から受ける力は、「 $f_{1,2}=X_2-X_1$ 」(X_1, X_2 は粒子①,②の座標)だとします($f_{i,j}=-f_{j,i}$ となります)。計算領域内に粒子が④~③の4個ある場合、粒子④に働く力の合力 F_0 は、図8-1-1(2)のようになります。

各粒子に働く力をまとめると図8-1-1(3)のようになります。例えば $f_{0,0}$ はゼロなので、計算を行う必要はないですが、以下のプログラムでは、説明を簡単にするため計算を行っています。また、例えば $f_{0,1}$ と $f_{1,0}$ の値は同じ(符号が反対)なので一度計算するだけでよいですが、以下のプログラムでは、説明を簡単にするため二度計算しています。




図8-1-1(1)

図8-1-1(2)




図8-1-1(3)

■ 元のプログラム

粒子数が $N=4$ の場合の、元のプログラムと動作を図8-1-2(1)(2)に示します。 $X[i]$ は粒子①の X 座標、 $F[i]$ は粒子①に働く力の合力の配列で、(1)で初期値を設定します。(3)は粒子①の力の計算を行うループ、(4)は相手の粒子②のループです。(3),(4)で図8-1-1(3)の計算を行います。

```
#define N (4)
int main(void){
    int i, j;
    float X[N], F[N];
    for(i=0; i<N; i++){
        X[i] = (float)i;
        F[i] = 0.0f;
    }
    for(i=0; i<N; i++){
        for(j=0; j<N; j++){
            F[i] = F[i] + (X[j]-X[i]);
        }
    }
}
```

図8-1-2(1)




図8-1-2(2)

■ CUDA化したプログラム(1)

図8-1-2(1)の(2)の部分をCUDA化したプログラムと動作を、図8-1-3(1)(2)に示します。説明を簡単にするため、ブロック数は2個、ブロック当たりのスレッド数も2個とし、要素数(4)がブロックあたりのスレッド数(2)で割り切れない場合の処理は省略します(処理を行なった例を3-6節の「**■** 割り切れない場合の処理」に示します)。図8-1-3(1)の配列dX,dFは、図8-1-2(1)の配列X,Fに対応します。

(5)で、各スレッドは、自分が担当する粒子番号①を求め、(6)のループで、粒子①に働く、粒子②~③から力の合力を求めます。(6)のループ反復がN(=4)回なので、1スレッドあたり、グローバルメモリ上の配列dXとdFに対し、(8),(9),(10)のロードと(7)のストアを、それぞれN(=4)回行ない、ロード/ストアの時間がかかりま

す。

以下では、配列dXとdFのロードとストアを減少させる方法を、2段階に分けて説明します。

```
#define N (4)
__global__ void kernel(float *dX,float *dF){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    for(int j=0;j<N;j++){
        dF[i] = dF[i] + (dX[j]-dX[i]);
    }
}
kernel<<<2,2>>>(dX,dF);
```

図8-1-3(1)

■ CUDA化したプログラム(2)

図8-1-3(1)の(7),(8),(10)の配列は、添字がiなので、(6)のループ反復(添字j)とは関係ありません。従ってこれらの配列を、図8-1-4(1)の(11),(12),(14)のようにループの外に出し、変数xi,fi(レジスタ上に確保)に置き換えることができます。この場合の動作を図8-1-4(2)に示します。

(11),(12),(14)のロード/ストアは、それぞれ1回のみなので時間がかかりません。(13)のループ反復で、変数xi,fiはレジスタ上に存在するのでロード/ストアの時間がかからず、下線部に示す、グローバルメモリからのdX[j]のロードのみ時間がかかります。(13)のループ反復がN回なので、1スレッドあたり、dX[j]のロードをN(=4)回行ない、図8-1-3(1)(2)よりもロード/ストアの回数が減少して速度が向上します。このロードを

図8-1-4(2)の太い矢印で示します。

このように、ループ反復とは関係のない配列をループの外に出す最適化は、通常のプログラムではコンパイラが行います。しかしCUDAでは、アセンブラリスト(2-7節参照)で確認したところ、この最適化を行って

```
#define N (4)
__global__ void kernel(float *dX,float *dF){
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    float xi = dX[i];
    float fi = dF[i];
    for(int j=0;j<N;j++){
        fi = fi + (dX[j]-xi);
    }
    dF[i] = fi;
}
kernel<<<2,2>>>(dX,dF);
```

図8-1-4(1)




図8-1-3(2)




図8-1-4(2)

■ CUDA化したプログラム(3)

図8-1-4(1)の(3)の下線部に示す、dX[j]のロード回数を、シェアードメモリを使用して減少させるプログラムを図8-1-5に示し、動作を図8-1-6(1)(2)に示します。

●(5)で、シェアードメモリ上に配列dS[2]を確保します(配列dSはブロックごとに確保され、ブロック内のスレッド数が2なので、配列の大きさは2となります)。なお、本例では要素数がN=4と少ないので、配列dX[4]と同じ大きさのdS[4]を確保することもできますが、ここではNが大きくて同じ大きさを確保できない場合を想定します。

●(8)のループはブロック数(=2)回反復します。1反復目(j=0)の動作を図8-1-6(1)に、2反復目(j=2)の動作を図8-1-6(2)に示します。

●ループが1反復目のとき、(9)で、各ブロックのスレッド回dX[0]をdS[0]に、スレッド①はdX[1]をdS[1]に、それぞれロードします。

●全スレッドが(9)のロードを終了するのを保証するため、(2)で同期を取ります(詳細は4-1節参照)。

●(2)で、配列dSを使用して計算を行います(2)のjjは配列dSの要素番号です)。

●あるスレッドが(2)を処理している間に、同じブロック内の他のスレッドがループの2反復目の(9)を実行して、配列dSの値が変わってしまうのを防ぐため、(2)で同期を取ります(同期の詳細は4-1節参照)。

●ループが2反復目のとき、(9)で、各ブロックのスレッド回dX[2]をdS[0]に、スレッド①はdX[3]をdS[1]に、それぞれロードします。以後の処理はループの1反復目と同様です。

(8)のループ反復ごとに、(9)で各スレッドは、グローバルメモリ上のdX[i]に対してロードを1回行います。(8)のループ反復が2回なので、1スレッドあたり、(9)のロードを合計2回行ないます。このため、図8-1-4(1)(2)よりもロード回数が減少して速度が向上します。このロードを図8-1-6(1)(2)の太い矢印で示します。

```
#define N (4)
__global__ void kernel(float *dX, float *dF){
    __shared__ float dS[2];
    int i = blockIdx.x*blockDim.x + threadIdx.x;
    float xi = dX[i];
    float fi = dF[i];
    (15)
    (16)
    (17)
}
```

図8-1-5

```
for(int j=0; j<N; j+=blockDim.x){
    (18)
    (19)
    (20)
    (21)
    (22)
    (23)
}
dF[i] = fi;
```




図8-1-6(1) j=0のとき





図8-1-6(2) j=2のとき

■ 1次元の場合

図8-2-1(1)は1次元の差分法を単純化したプログラムです。②のタイムステップ・ループが反復するごとに、③で関数funcを呼び出します。関数funcでは、①で配列Aを使用して配列Anewを計算します(図8-2-1(2)参照)。「境」(A[0]とA[10])は固定境界を表し、計算は行いません。④で配列AとAnewのポインタを入れ換え、②から再び同じ計算を行います。なお、ループ反復が終了した⑤では、配列Aが最終結果となります。これをCUDA化したプログラムを図8-2-2(1)に示します。⑨でブロック数を3、ブロック内のスレッド数(=BLOCK)を4とし、カーネル関数を実行します。配列dA[0]は固定境界なので計算は行いませんが、ブロック0のスレッド回が、dA[0]でなくdA[1]を担当すると、コアアクセスの効率が悪くなるため(3-2節参照)、ブロック0のスレッド回(例えばブロック0)はdA[0]を担当します。⑦のif文は、配列dAの(計算すべき)要素を担当していないスレッド(例えばブロック0)のスレッド回が、⑧の計算を行わないようにするために指定します。なお、⑩の同期は念のために指定しています。

<pre>#define N (11) void func(float *A, float *Anew){ for(int i=1; i<N-1; i++){ Anew[i] = (A[i-1]+A[i]+A[i+1])/3.0f; } } int main(void){ float *A, *Anew, *temp; size_t size = N*sizeof(float); A = (float*)malloc(size); Anew = (float*)malloc(size); 配列AとAnewに境界値と初期値を設定します。 for(int istep=0; istep<10; istep++){ func(A, Anew); temp = Anew; Anew = A; A = temp; } 最終結果は配列Anewでなく配列Aに入ります。 :</pre>	<pre>#define N (11) #define BLOCK (4) __global__ void kernel(float *dA, float *dAnew){ int i = blockIdx.x*BLOCK + threadIdx.x; if(1<=i && i<N-1){ dAnew[i] = (dA[i-1]+dA[i]+dA[i+1])/3.0f; } } int main(void){ float A[N], Anew[N]; float *dA, *dAnew, *temp; size_t size = N*sizeof(float); 配列AとAnewに境界値と初期値を設定します。 cudaMalloc((void**)&dA, size); cudaMalloc((void**)&dAnew, size); cudaMemcpy(dA, A, size, cudaMemcpyHostToDevice); cudaMemcpy(dAnew, Anew, size, cudaMemcpyHostToDevice); for(int istep=0; istep<10; istep++){ kernel<<<3, BLOCK>>>(dA, dAnew); cudaThreadSynchronize(); temp = dAnew; dAnew = dA; dA = temp; } 最終結果は配列dAnewでなく配列dAに入ります。 cudaMemcpy(A, dA, size, cudaMemcpyDeviceToHost); :</pre>
--	---

図8-2-2(1)



■ シェアードメモリの利用(1次元の場合)

図8-2-2(1)の⑧で、例えばブロック**0**のスレッド**0**は、グローバルメモリ上の配列dAを3回ロードします(図8-2-2(2)の○と☆参照)。シェアードメモリを利用して、⑧のロードの回数を減らすプログラムを図8-2-3(1)に、データの動きを図8-2-3(2)に示します。

- ④でブロック数を3、ブロック内のスレッド数(=BLOCK)を4でカーネル関数を実行します。
- ①でシェアードメモリ上に配列sA[6]を確保します。例えばブロック**1**内のスレッド**0**~**3**は、dA[3]~dA[8]の6個の要素をロードするため、配列sAの大きさは6となります。
- ②と⑨のif文は、配列dAの(計算すべき)要素を担当していないスレッドが、計算を行わないようにするために指定します。
- ③で変数名threadIdx.xを簡単化します。④の変数sxは配列sAの添字です(図8-2-3(2)参照)。
- ⑤で各スレッドは、配列dAの、自分が担当する要素を配列sAにロードします。
- ⑥で、各ブロックの左端のスレッド(スレッド**0**、またはi=1を担当するスレッド)は、配列dAの、自分が担当する要素より1つ左の要素を配列sAにロードします。同様に⑦で、各ブロックの右端のスレッド(スレッド**3**、またはi=9を担当するスレッド)は、配列dAの、自分が担当する要素より1つ右の要素を、配列sAにロードします。
- ⑧で、ブロック内の全スレッドが配列sAにロードするまで同期を取ります。なお、⑩は、計算を行わないスレッド(例えばブロック**0**のスレッド**0**)も実行する必要があります(4-1節参照)。
- ⑩で、シェアードメモリ上の配列sAを使用して計算を行います。シェアードメモリを用いることによって、グローバルメモリ上の配列dAからのロード回数が、通常のスレッドでは⑤の1回に、各ブロックの左端(または右端)のスレッドでは、⑤と⑥(または⑦)の2回に減少しました。

```
#define N (11)
#define BLOCK (4)
__global__ void kernel(float *dA, float *dAnew){
    __shared__ float sA[BLOCK+2];
    int sx,tx;
    int i = blockIdx.x*BLOCK + threadIdx.x;
    if(1<=i && i<N-1){
        tx = threadIdx.x;
        sx = tx+1;
        sA[sx] = dA[i];
        if (tx==0 || i==1)
            sA[sx-1] = dA[i-1];
        if (tx==BLOCK-1 || i==N-2)
            sA[sx+1] = dA[i+1];
    }
    __syncwaits(1);
}
```

```
if(1<=i && i<N-1){
    dAnew[i] = (sA[sx-1]+sA[sx]+sA[sx+1])/3.0f;
}
}
int main(void){
    :
    kernel<<<3, BLOCK>>>(dA, dAnew);
    :
}
```

図8-2-3(1)




図8-2-3(2)

■ シェアードメモリの利用(2次元の場合)

図8-2-5(1)に示す2次元配列dA[8][11]の場合について、図8-2-4のプログラムで説明します。図8-2-4は図8-2-3(1)(1次元)を2次元にしただけで、ロジックはほとんど同じなので、説明は簡単に行ないます。なお、図8-2-3(1)と図8-2-4の①~⑩は対応しています。

- 図8-2-4の⑩で、ブロック数をx,y方向に3,3、ブロック内のスレッド数をx,y方向にBLOCKx(=4),BLOCKy(=3)としてカーネル関数を実行します。
- ①でシェアードメモリsA[5][6]を確保します。
- ②と⑨のif文は、配列dAの(計算すべき)要素を担当していないスレッドが、計算を行わないようにするために指定します。
- ④の変数sx, syは配列sAの添字です(図8-2-5(2)参照)。
- ⑤で各スレッドは、配列dAの、自分が担当する要素を配列sAにロードします。なお本例では、⑬に示すように、配列dAは実際には1次元配列dA[11*8]ですが、⑫のマクロを使用して、dA[IND(iy, ix)]のように2次元配列風に表示します(3-3節参照)。
- ⑥, ⑦, [6], [7]では、各ブロックの左端、右端、上端、下端のスレッドは、配列dAの、自分が担当する要素より1つ左、1つ右、1つ上、1つ下の要素を、配列sAにロードします。ブロック(■, □)の各スレッドのロードの様子を図8-2-5(1)(2)に示します。
- ⑧で、ブロック内の全スレッドが配列sAにロードするまで同期を取ります。なお、⑧は、計算を行わないスレッドも実行する必要があります(4-1節参照)。
- ⑩で、シェアードメモリ上の配列sAを使用して計算を行います。例えば図8-2-5(2)の◇内の5つの要素を使用して、図8-2-5(3)の①を計算します。

```
#define BLOCKx (4)
#define BLOCKy (3)
#define NX (11)
#define NY (8)
#define IND(iy, ix) ((iy)*NX+(ix)) ⑫
__global__ void kernel(float *dA, float *dAnew){
    __shared__ float sA[BLOCKy+2][BLOCKx+2]; ①
    int tx, ty, sx, sy;
    int ix = blockIdx.x*BLOCKx + threadIdx.x;
    int iy = blockIdx.y*BLOCKy + threadIdx.y;
    if(1<=ix && ix<NX-1 && 1<=iy && iy<NY-1){ ②
        tx = threadIdx.x; ty = threadIdx.y; ③
        sx = tx+1; sy = ty+1; ④
        sA[sy][sx] = dA[IND(iy, ix)]; ⑤
        if(tx==0 || ix==1) ⑥
            sA[sy][sx-1] = dA[IND(iy, ix-1)]; ⑥
        if(tx==BLOCKx-1 || ix==NX-2) ⑦
            sA[sy][sx+1] = dA[IND(iy, ix+1)]; ⑦
        if(ty==0 || iy==1) ⑥
            sA[sy-1][sx] = dA[IND(iy-1, ix)]; ⑥
        if(ty==BLOCKy-1 || iy==NY-2) ⑦
            sA[sy+1][sx] = dA[IND(iy+1, ix)]; ⑦
    }
    __syncthreads(); ⑧
```

```
if(1<=ix && ix<NX-1 && 1<=iy && iy<NY-1){ ⑨
    dAnew[IND(iy, ix)] = (sA[sy-1][sx]
        + sA[sy][sx-1] + sA[sy][sx]
        + sA[sy][sx+1] + sA[sy+1][sx])/5.0f; ⑩
}
int main(void){
    :
    float *dA, *dAnew, *temp;
    size_t size = NX*NY*sizeof(float); ⑬
    cudaMalloc((void**)&dA, size);
    cudaMalloc((void**)&dAnew, size);
    :
    kernel<<<dim3(3, 3), dim3(BLOCKx, BLOCKy)>>>
        (dA, dAnew); ⑪
}
```

図8-2-4

■ CUDAにおける縮約演算

例えばA[0]~A[9]の合計を求めて変数sumに代入する計算のように、配列の複数の要素(A[0]~A[9])から、1つの結果(sum)を求める演算を、本書では縮約演算(reduction operation)と呼びます。合計、内積、最大/最小などが代表的な縮約演算です。

MPIやopenMPでは、縮約演算を行うループの並列化は容易ですが、CUDAの場合、容易ではありません。最も手っとり早いのは、縮約演算を行うCUDAの数値計算ライブラリーの使用ですが、現在のところ、下記のように一長一短があります。

- CUBLAS(7-1節参照)では、絶対値の合計、絶対値の最大/最小を求めるルーチンが提供されています。「絶対値の」合計や最大/最小なので、正負の値が混在している場合、そのままでは使用できません。
- CUDPP(7-3節参照)では、合計、最大/最小を求めるルーチンが提供されています。ただし専用のルーチンではなく、合計、最大/最小以外の値(途中の値)も計算するので、合計、最大/最小だけを求めるよりも恐らく計算時間がかかると思われます。ただし、将来、合計、最大/最小だけを求めるルーチンも提供されるようです。

上記とは別に、1-4節で説明したCUDA SDK内のディレクトリreductionに、合計を行う計算をCUDA化したサンプルプログラムが入っています。その中の関数reduce0~reduce6がカーネル関数の部分です。図8-3-1に示すように、関数reduce0が最も低速で、reduce6が最も高速です。

またディレクトリreduction/docに、各関数の説明資料が入っています。サンプルプログラムの関数名と説明資料内の番号が、図8-3-1のようにずれているので注意して下さい。

関数reduce0~2の問題点と解決方法は、他のプログラムをCUDA化する場合の参考になるので、本節では図のみ(プログラムなし)で説明します。また関数reduce3はプログラム例を説明します。関数reduce4~6はreduce3の改良版ですが、プログラムが複雑になるので説明は省略します。

関数	説明資料	プログラムの特徴
reduce0	Reduction #1	ワープ・ダイバージェントの問題があります。
reduce1	Reduction #2	reduce0の改良版で、バンクコンフリクトの問題があります。
reduce2	Reduction #3	reduce1の改良版で、無駄なスレッドの問題があります。
reduce3	Reduction #4	reduce2の改良版です。
reduce4	Reduction #5	reduce3に対し、ループの一部をアンローリングします。
reduce5	Reduction #6	reduce3に対し、ループ全体をアンローリングします。
reduce6	Reduction #7	reduce5のロジックの一部を改良しています。

図8-3-1


なお、付録の参考文献[1]、および下記資料に、上記のサンプルプログラムの解説があります。

<http://gpu-computing.gsic.titech.ac.jp/Japanese/Lecture/index.html>

の、「第6回GPUコンピュテーティング(CUDA)講習会」の「CUDAプログラムの最適化」

■ 関数reduce0(説明資料のReduction #1)

実際のCUDA環境で説明すると、紙面の制限のため図で表すことが難しいので、本節では以後、下記の簡易モデルで説明します。



関数reduce0の動作を図8-3-2(1)で説明します。説明を簡単にするため、加算する配列Aの要素数は16個、値はすべて1とします。要素数が多い場合は、後述するプログラム例で説明します。

- 図8-3-2(1)の \blacktriangledown で、合計を求めるホスト側の配列Aを、デバイス側の配列dAにコピーします。
- 要素数が16個、ブロックあたりの最大スレッド数が(簡易モデルでは)16個なので、ブロック数を1個(ブロックIDは0)、ブロック内のスレッド数を16個(スレッドIDは0~15)として、カーネル関数を実行します。
- ①で、各スレッドは、グローバルメモリ上の配列dAの自分が担当する要素を、シェアードメモリ上の配列dS[16]にロードします。
- ①で、スレッド0,2,...,14は、自分が担当する要素と1つ右隣の要素を加算します。①を以後ステップ①と呼びます。
- ステップ②で、スレッド0,4,8,12は、自分が担当する要素と2つ右隣の要素を加算します。
- ステップ③で、スレッド0,8は、自分が担当する要素と4つ右隣の要素を加算します。
- ステップ④で、スレッド0は、自分が担当する要素と8つ右隣の要素を加算します。
- ステップ④が終了すると、配列dSの左端に、ブロック内の配列dAの小計が求まります。ブロックが複数ある場合は、各ブロックの小計をさらに合計します(後述するプログラム例で説明します)。

● 関数reduce0の問題点

本節の簡易モデルでは、1ワーブは8スレッドなので、図8-3-2(1)には、○に示すようにスレッドID0~7と8~15の2つのワーブが含まれています。①~④の各ステップは、図8-3-3に示すように、if文による分岐になっています。各ステップで、加算を行うスレッドと行わないスレッドを、図8-3-2(2)の○と×で表します。ワーブ内に○と×のスレッドが混在している場合、ワーブ・ダイバジェント(6-5節参照)が発生し、全スレッドが加算を行います(ただし×のスレッドは実際には加算しません)。また全スレッドが×なら加算を行いません。

その結果、下記の例では、図8-3-2(2)の太線の長方形で加算を行い、点線の長方形では加算を行いません。ワーブ1のステップ④以外は全て加算を行っており、計算時間がかかってしまいます。ワーブ・ダイバジェントが多発する原因は、○のスレッドが、ブロック内で連続しておらず、とびとびになっているためです。




図8-3-2(1)

```

:
[ if(ステップ①を担当するスレッド) {
  加算を行う。
}
:

```

図8-3-3




図8-3-2(2)

■ 関数reduce1(説明資料のReduction #2)

関数reduce0のワーブ・ダイバジェントの問題を解決した関数reduce1の動作を、図8-3-4(1)に示します。図8-3-2(1)では、例えばステップ①の加算を担当するスレッドIDは、0, 2, 4, 6, ... と不連続でした。一方図8-3-4(1)では、0, 1, 2, 3, ... と連続になります。その結果、図8-3-4(2)に示すように、加算を行う太線の長方形の数は、図8-3-2(2)よりも減少します。

● 関数reduce1の問題点

実際の環境では、3 - 6 節で説明したように、シェアードメモリは16個のバンクに分かれています。16という値は、ハーフワーブ内のスレッドの個数と同じです。本節では、ハーフワーブが4スレッドの簡易モデルで説明しているので、シェアードメモリも4個のバンクに分かれているとします。図8-3-4(3)に、シェアードメモリ上の配列ds[16]を示します。図中の例えば[0]は、ds[0]を表します。

以下の説明では、ブロック0のワーブ0の最初のハーフワーブ(図8-3-4(2)の□で囲んだスレッド)の動作に着目します。図8-3-4(1)のステップ①の加算で、ハーフワーブ内の各スレッドは、まず左側の要素ds[0], ds[2], ds[4], ds[6]をロードし、次に右側の要素ds[1], ds[3], ds[5], ds[7]をロードし、加算します。このうち左側の要素(図8-3-4(1)の○の要素)のロードでは、図8-3-4(3)の一番上の図内の↑に示すように、バンク0と2にアクセスが集中するため、2ウェイ・バンクコンフリクトが発生し、速度が低下します(右側の要素のロードも同様に、2ウェイ・バンクコンフリクトが発生します)。

同様に、ステップ②の左側の要素のロードでは、図8-3-4(3)の上から2つ目の図の↑に示すように、4ウェイ・バンクコンフリクトが発生し、速度が低下します。

バンクコンフリクトが発生する原因は、ハーフワーブ内の各スレッドが同時にロードする、左側または右側の要素が、配列ds上で連続しておらず、(ストライドが偶数で)とびとびになっているためです。




図8-3-4(1)




図8-3-4(2)




図8-3-4(3)

■ 関数reduce2(説明資料のReduction #3)

関数reduce1のバンクコンフリクトの問題を解決した関数reduce2の動作を、図8-3-5(1)に示します。まず、ワーブ・ダイバージェントですが、各ステップで加算を行うスレッドIDはreduce1のときと同じなので、図8-3-5(2)も図8-3-4(2)と同じになり、問題はありません。

次にバンクコンフリクトですが、ブロック0のワーブ0の最初のハーフワーブ(図8-3-5(2)の□で囲んだスレッド)内の各スレッドが加算する左側の要素(図8-3-5(1)の○の要素)のロードでは、図8-3-5(3)の図内の↑に示すように、どのステップでもバンクコンフリクトは発生しません。これは、図8-3-5(1)で、各ステップの計算結果が常に左詰めに入るため、ハーフワーブ内の各スレッドが同時にロードする、左側または右側の要素が、配列dS上で連続するからです。

● 関数reduce2の問題点

関数reduce2では、図8-3-5(1)から分かるように、ブロック内の0~15のスレッドのうち、後半の8~15のスレッドは、①のロードを行うだけで、一度も加算を行っていないため、せっかく割り当てられたCUDAコアが無駄になっています。そこで、8~15のスレッドも、加算を1回行うように改良したのが、次に説明する関数reduce3です。




図8-3-5(1)




図8-3-5(2)

図8-3-5(3)

■ 関数reduce3(説明資料のReduction #4)

● 関数reduce2との比較

関数reduce3の動作を図8-3-6で説明します。図8-3-6は、図8-3-7のプログラム例の説明にも使ったため、合計を求める配列Aが大きく(A[39])なっています。プログラムの説明に入る前に、図8-3-6の左上のステップ①～④を、図8-3-5(1)と比較します。

図8-3-5(1)では、ステップ①で、各スレッド①は配列dAの自分の担当する要素をロードするだけでした。図8-3-6では、ステップ①で、各スレッドは2つの要素をロードして加算を行います。従って、後半の⑤～⑩のスレッドもステップ①で加算を1回行います。

ステップ①～④の動作は図8-3-5(1)と全く同じなので、説明は省略します。

図8-3-5(1)と図8-3-6を比較すると(正確な比較ではありませんが)、図8-3-5(1)では、①～④の4ステップで加算を15回(1ステップで平均3.75回)行っているのに対し、図8-3-6では、①～④の5ステップで加算を31回(1ステップで平均6.2回)行っており、CUDAコアの稼働率が高いため、効率が上がります。

● プログラムの説明(概要)

関数reduce3のプログラム例を図8-3-7に示します。このプログラムは、CUDA SDKのreduceのサンプルプログラムを参考にしましたが、一部簡単化しており、また変数名が異なる部分もあります。まず、プログラムの全体の流れを図8-3-6で説明します。

- 配列A[N](N=39)を加算するとします。また、ブロックあたりのスレッド数を16とします。
- ホスト側のプログラムで、配列Aをデバイス側の配列dAにコピーします。
- 本例では、カーネル関数reduce3を2回実行します。まず1回目の実行を、ブロック数を2個(ブロックID=**0**, **1**)で行います。1回目の動作を図8-3-6の上半分に示します。
- 図8-3-6(上半分)の①で、ブロック**0**と**1**の各スレッドは、(本例では)以下のように動作します。これは、加算する要素が(2個でなく)1個または0個のスレッドが、2個の要素を加算するのを防ぐのが目的です。
 - ブロック**0**の全スレッドは、配列dAの2個の要素をロード/加算し、シェアードメモリ上の配列dSに代入します。
 - ブロック**1**のスレッド②～⑥は、配列dAの1個の要素をロードし、シェアードメモリ上の配列dSに代入します。
 - ブロック**1**のスレッド⑦～⑩は、配列dSのゼロクリアのみを行います。
- 各スレッドはステップ①～④で加算を行います。その結果、ブロック**0**ではブロック内の小計「32」がdS[0]に入り、ブロック**1**ではブロック内の小計「7」がdS[0]に入ります。
- ブロック**0**, **1**のスレッド①は、⑤で、自分のブロックの小計dS[0]を、グローバルメモリ上の配列dB[**0**], dB[**1**]にストアします。
- これで関数reduce3の1回目の実行が終了し、いったんホスト側のプログラムに戻ります。
- ホスト側のプログラムでは、配列dAとdBのポインタを入れ替え、配列dBをdAに、配列dAをdBにします。
- カーネル関数reduce3の2回目の実行を、ブロック数を1個(ブロックID=**0**)で行います。2回目の動作を図8-3-6の下半分に示します。
- 図8-3-6(下半分)の①で、ブロック**0**の各スレッドは、以下の処理を行います。
 - ブロック**0**のスレッド①は、配列dAの1個の要素をロードし、シェアードメモリ上の配列dSに代入します。
 - ブロック**0**のスレッド②～⑩は、配列dSのゼロクリアのみを行います。
- ブロック**0**の各スレッドは、ステップ①～④で加算を行い、配列Aの総合計「39」がdS[0]に入ります。
- ブロック**0**のスレッド①は、⑤で、配列Aの総合計が入ったdS[0]を、グローバルメモリ上の配列dB[**0**]にストアします。
- これで関数reduce3の2回目(最後)の実行が終了し、ホスト側のプログラムに戻ります。
- ホスト側のプログラムでは、⑥で、配列Aの総合計が入ったdB[0]を、ホスト側の変数sumにコピーします。




図 8-3-6

● プログラムの説明(詳細)

図8-3-6の動作を行う、図8-3-7のプログラムを説明します。

- [1]で、配列Aの、合計を求める要素数をN(=39)とします。
- [2]で、ブロックあたりのスレッド数NTHREADSを設定します。図8-3-6の簡易モデルに合わせて16に設定していますが、実際の環境では、2のべき乗で、32の倍数で512までの値(例えば256や512)に設定して下さい。
- ホスト側プログラムの[5]で、念のため、要素数がゼロ以下ときはエラーにしています。
- [6]で、配列Aに値を設定します。
- [7]で、デバイス側の配列dAを確保し、配列AをdAにコピーします。
- [8]の変数nには、[2]でコールするカーネル関数reduce3が合計する要素数を設定します。本例では、図8-3-6に示すように、カーネル関数reduce3の1回目のコールでは[18]でn=39(=N)個を、2回目のコールでは[25]でn=2(=NBLOCKS)個を設定します。
- [9]の変数NBLOCKSには、[2]でコールするカーネル関数reduce3のブロック数を指定します。1スレッドあたり2個の要素を(ステップ④)で合計するので、1ブロックあたり16(NTHREADS)×2=32個までの要素を合計することができます。したがって、合計する要素数nが例えば1~32の範囲ならブロック数NBLOCKSは1個、33~64の範囲ならブロック数NBLOCKSは2個となります(本例ではBLOCKSは2個です)。これを[9]で計算します。
- [20]で、要素数がブロック数(本例では2個)である配列dBを確保します。これは、図8-3-6の上半分の最後の⑤で使用します。
- [21]の無限ループが反復することに、[2]で[3]のカーネル関数reduce3をコールします。本例では、図8-3-6に示すように、カーネル関数reduce3は2回コールされます。まずカーネル関数reduce3の1回目¹の動作を説明します。

- [4]で、シェアードメモリ上に、大きさNTHREADSの配列dSを確保します。
- [5]で、各スレッドが図8-3-6の⑥で加算する2つの要素のうち、左側の要素の添字iを設定します。例えばブロック0のスレッド0ではi=0、ブロック1のスレッド0ではi=32となります。
- 図8-3-6(上半分)の⑥で、各スレッドは(基本的に)2つの要素をロードし、加算し、配列dSにストアします。これを[6]~[8]で行います。[6]で左側の要素をロードし、[7]で右側の要素を加算し、[8]で配列dSにストアします。このとき、ブロック0のスレッド0~1が左側の要素をロードしないように、[6]のif文が指定されています。また、ブロック1の全スレッドの全スレッドが右側の要素をロードしないように、[7]のif文が指定されています。

- [9]で、同一ブロック内の全スレッドに値をストアするまで、同期を取ります。
- [10]の「s>=1」は、「変数s(本例ではsは2のべき乗)の値を1ビット右にシフトしてsに代入する」という意味です。例えば2進数の00001000(10進数の8)を1ビット右にシフトすると0000100(10進数の4)になります。従って「s>=1」は「sの値を1/2にする」という意味になります。本例では、[10]でsは 8(=16/2)→4→2→1と変化します。

- [10]のループ反復でsが8, 4, 2, 1のとき、[11],[12]で図8-3-6(上半分)のステップ①,②,③,④の加算を行います。sが8, 4, 2, 1のとき、[11]のif文が真になって加算を行うスレッドIDを以下の○に示し、[12]で行う計算を以下の右式に示します。変数sは、加算する2つの要素間の距離(単位は要素数)を表します。

ステップ	s	threadIdx.x	[12]の式
①	8	○ 1 ○ 2 ○ 3 ○ 4 ○ 5 ○ 6 ○ 7 ○ 8 ○ 9 ○ 10 ○ 11 ○ 12 ○ 13 ○ 14 ○ 15	$dS[threadIdx.x] = dS[threadIdx.x] + dS[threadIdx.x+8]$
②	4	○ 0 ○ 1 ○ 2 ○ 3 ○ 4 ○ 5 ○ 6 ○ 7 ○ 8 ○ 9 ○ 10 ○ 11 ○ 12 ○ 13 ○ 14 ○ 15	$dS[threadIdx.x] = dS[threadIdx.x] + dS[threadIdx.x+4]$
③	2	○ 0 ○ 1 ○ 2 ○ 3 ○ 4 ○ 5 ○ 6 ○ 7 ○ 8 ○ 9 ○ 10 ○ 11 ○ 12 ○ 13 ○ 14 ○ 15	$dS[threadIdx.x] = dS[threadIdx.x] + dS[threadIdx.x+2]$
④	1	○ 0 ○ 1 ○ 2 ○ 3 ○ 4 ○ 5 ○ 6 ○ 7 ○ 8 ○ 9 ○ 10 ○ 11 ○ 12 ○ 13 ○ 14 ○ 15	$dS[threadIdx.x] = dS[threadIdx.x] + dS[threadIdx.x+1]$

- [10]の各ループ反復の最後に[3]で、同一ブロック内の全スレッドが[12]の加算を終了するまで同期を取ります([11]のif文が偽のスレッドは、実際には加算を行いません)。
- [10]のループ反復が終了すると、図8-3-6の上半分に示すように、各ブロックのdS[0]に、そのブロックでの小計が入ります。[14]で、ブロック0, 1のスレッド0, 1の範囲(上半分)の⑤に示すように、小計を[20]で確保した配列dB[0], dB[1]にストアし、ホスト側のプログラムのスレッド0に戻ります。

- [23]の同期は念のために指定しています。
- [24]の時点で、変数NLOCKSには、[9]で設定した「2」が設定されています。「2」が設定されている「2」が設定されています。これは、1回目の反復でのブロックの数、すなわち図8-3-6(上半分)の⑤で設定した、配列dS内の小計の数を表します。この値が「1」より大きい場合は、まだ総合計が求まっていないので、[2]の無限ループから抜けず、[2]に進みます。
- カーネル関数reduce3の2回目の実行では、配列dB内のNTHREADS個(本例では2個)の小計を合計します。まず[2]で、合計する要素数nをNLOCKS(本例では2)個とし、[26]([9]と同じ)で、2回目の実行でのブロック数NLOCKSを決定します。合計する要素数nが例えば1~32の範囲ならブロック数NLOCKSは1個、33~64の範囲ならブロック数NLOCKSは2個となります(本例ではNLOCKSは1個です)。
- [27]で配列dAとdBのポインタを入れ替えて、配列dBをdAに、配列dAをdBにします(図8-3-6参照)。
- [2]の無限ループが2反復目になり、[2]で[3]のカーネル関数reduce3を再び実行します。
- カーネル関数reduce3の2回目の動作は1回目と同じなので、説明は省略します(図8-3-6の下半分参照)。
- [4]で、ブロック**■**のストレッチ回^⑤に示すように、配列Aの総合計の39を配列dB[0]にストアし、ホスト側のプログラムに戻ります。
- [24]の時点で、変数NLOCKSには、[26]で設定した「1」が設定されています。これは、2回目の反復でのブロックの数、すなわち図8-3-6(下半分)の⑤で設定した、配列dS内の小計の数を表します。この値が「1」のとき、総合計が求まったので、加算を終了し、[2]の無限ループから抜けます。
- [28]で、図8-3-6の⑥に示すように、配列Aの総合計dB[0]をホスト側の変数sumにコピーします。
- なお、計算終了後に再びこの計算を行う場合、[7]と[20]で確保した配列dA, dBが、[27]のポインタの入れ替えによって逆になっている場合がありますので注意して下さい。

```

#define N (39) [1] 実際は256や512など
#define NTHREADS (16) [2] を設定します。
__global__ [3]
void reduce3(float *dA, float *dB, int n) { [3]
    __shared__ float dS[NTHREADS]; [4]
    int i = blockIdx.x*(blockDim.x*2) [5]
        + threadIdx.x; ↑ NTHREADSと同じ [5]
    float temp;
    if(i<n){
        temp = dA[i];
    }else{
        temp = 0.0f;
    }
    if(i+blockDim.x<n){
        temp = temp + dA[i+blockDim.x]; [7]
    }
    dS[threadIdx.x] = temp; [8]
    __syncthreads(); [9]
    for(int s=blockDim.x/2;s>0;s>>=1){ [10]
        ↑ NTHREADSと同じ
        if(threadIdx.x<s){ [11]
            dS[threadIdx.x] = dS[threadIdx.x] [12]
                + dS[threadIdx.x+s]; [12]
        }
        __syncthreads(); [13]
    }
    if(threadIdx.x==0) dB[blockIdx.x] = dS[0]; [14]
}

```

図8-8-7

```

int main(void){
    int n, NLOCKS;
    float A[N], *dA, *dB, *dTEMP, sum;
    if(N<=0){
        printf("ERROR#n");
        return(-1);
    }
    配列Aに値を設定します。 [16]
    size_t size = N*sizeof(float);
    cudaMalloc((void**)&dA, size); [17]
    cudaMemcpy(dA, A, size,
               cudaMemcpyHostToDevice);
    n = N; [18]
    NLOCKS = (n+(NTHREADS*2)-1)/(NTHREADS*2); [19]
    size = NLOCKS*sizeof(float); [20]
    cudaMalloc((void**)&dB, size); [20]
    while(1){ [21]
        reduce3<<<NLOCKS, NTHREADS>>>(dA, dB, n); [22]
        cudaThreadSynchronize(); [23]
        if(NLOCKS==1) break; [24]
        n = NLOCKS; [25]
        NLOCKS [26]
            = (n+(NTHREADS*2)-1)/(NTHREADS*2); [26]
        dTEMP = dA;
        dA = dB; [27]
        dB = dTEMP;
    }
    cudaMemcpy(&sum, dB, sizeof(float),
              cudaMemcpyDeviceToHost); [28]
    printf("sum = %f\n", sum); [28]
    :
}

```

行列乗算 $C = A B$ は、CUBLAS(7-1節参照)で提供されているので、実用的にはCUBLASのルーチンを使用するのが簡単です。本節では、シェアードメモリを使用するプログラムのサンプルとして、参考までに、行列乗算をCUDA化するプログラムを説明します。

元の行列乗算のプログラムを図8-4-1に示します。行列A,B,Cは 4×4 の正方向列とします。

■ シェアードメモリを使用しないプログラム

図8-4-1を、まず、シェアードメモリを使用せずにCUDA化したプログラムを図8-4-2に示します。

- [7]と図8-4-3に示すように、ブロック数を 2×2 、ブロック内のスレッド数を 2×2 とします。なお、図中では、blockIdx.xをbx、blockIdx.yをby、threadIdx.xをtx、threadIdx.yをtyと略記します。
- [1]で、ブロック内の各辺のスレッド数の2を、定数BLOCKで表します。なお、行列の行数(=列数)のN(=4)はBLOCK(=2)で割り切れるとし、割り切れない場合の処理は省略します。
- [2],[6]で、各スレッドが担当するdc[i][j]のiとjの値を決定します(図8-4-4参照)。
- [4]で変数sumをゼロクリアします。
- [5]で各スレッドは、行列dAとdBの自分が担当する要素の乗算を行います。
- [6]で各スレッドは、計算結果のsumを、自分が担当するdc[i][j]に代入します。
- 例えば(bx,by)=(1,0)のブロックの、(tx,ty)=(0,1)のスレッドは、図8-4-4の配列dAの0と配列dBの1の内積を計算し、結果が配列dcの0に入ります。

[5]で、1スレッドあたり、グローバルメモリ上の配列dAとdBの各要素のロードを、それぞれN(=4)回行うのが時間がかかります。このロードの回数を、次ページで説明するように、シェアードメモリ(3-6節参照)を使用して減らします。

<pre> #define N (4) : float A[N][N], B[N][N], C[N][N]; float sum; : for(i=0; i<N; i++){ for(j=0; j<N; j++){ sum = 0.0f; for(k=0; k<N; k++){ sum = sum + A[i][k]*B[k][j]; } C[i][j] = sum; } : </pre> <p style="text-align: right;">図8-4-1</p>	<pre> #define N (4) #define BLOCK (2) __device__ float dA[N][N], dB[N][N], dC[N][N]; __global__ void kernel(){ int i = blockIdx.y*BLOCK + threadIdx.y; [2] int j = blockIdx.x*BLOCK + threadIdx.x; [3] float sum = 0.0f; [4] for(int k=0; k<N; k++){ [5] sum = sum + dA[i][k]*dB[k][j]; } [6] dC[i][j] = sum; } int main(void){ : kernel<<<dim3(2,2),dim3(2,2)>>>(); [7] : </pre> <p style="text-align: right;">図8-4-2</p>
--	---




図8-4-3




図8-4-4

■ シェアードメモリを使用するプログラム(式の展開)

図8-4-2に対してシェアードメモリを使用する方法を説明します。図8-4-5(1)の行列dAとdB内の、太線で囲んだ2×2の小行列田を1つの要素と見なすと、dAとdBの乗算結果は図8-4-5(2)のように2×2の行列になります。各要素内の「田田+田田」の計算を行うと、図8-4-5(3)の行列dCとなります。

図8-4-5(3)の配列dC内の各要素を、ブロック数2×2、ブロック内のスレッド数2×2の各スレッドが担当します。例えば(■,□)のブロック内の2×2個のスレッドは、図8-4-5(2)と図8-4-5(3)の□内を担当します。この部分を抽出すると図8-4-6になり、(■,□)のブロック内の2×2個のスレッドは、この計算を行います。




図8-4-5(2)




図8-4-5(3)




図8-4-6 (■,□)のブロック内の2×2個のスレッドが行う計算

■ シェアードメモリを使用するプログラム

以後、図8-4-6の計算を行う、ブロック(■,□)内の2×2個のスレッドの動作を中心に説明します。図8-4-2に対してシェアードメモリを使用したプログラムを図8-4-7に示します。プログラムを実行したとき、ブロック(■,□)内の2×2個のスレッドの動作を図8-4-8(1)(2)に示します。

- 図8-4-7の[0]で、シェアードメモリ上に配列sA, sBを確保します。sA, sBは、図8-4-6の田田の計算(2回)で使用します。なお、配列sA, sBの大きさを例えば16×16にしても、バンクコンフリクトは発生しません。
- [1]で各スレッドは変数sumをゼロクリアします。変数sumはスレッドごとに別のレジスターに置かれます。
- [2]のループは、(本例では)k=0, 2と2回反復します。k=0のとき、図8-4-6の左側の田田を図8-4-8(1)のように計算し、k=2のとき、図8-4-6の右側の田田を図8-4-8(2)のように計算します。
- まず[2]でk=0となり、[3]と[4]で、例えばブロック(■,□)内の2×2個の各スレッドは、図8-4-8(1)の[3]の配列sAに、[4]の○を配列sBに、1スレッドが1要素ずつロードします。
- 同一ブロック内の全スレッドが[3],[4]のロードを完了する前に、あるスレッドが[6]の計算に入るのを防ぐため、[5]で同期を取ります。
- [6]で各スレッドは、図8-4-6の左側の田田のうち、自分が担当する部分の行列計算を行い、結果を変数sumに加算します。その結果、各スレッドの変数sumの値は、図8-4-8(1)のようになります。
- 同一ブロック内のあるスレッドが[6]の計算を完了しないうちに、[6]の計算を終了した他のスレッドが[2]の2回目の反復の[3],[4]で、配列sA, sBに次の値を代入してしまうのを防ぐため、[7]で同期を取ります。
- [2]でk=2となり、[3]と[4]で、例えばブロック(■,□)内の2×2個の各スレッドは、図8-4-8(2)の[3]の○を配列sAに、[4]の○を配列sBに、1スレッドが1要素ずつロードします。[5],[7]はk=0のときと同じです。

- [6]で各スレッドは、図8-4-6の右側の田田のうち、自分が担当する部分の行列計算を行い、結果を変数sumに加算します。その結果、各スレッドの変数sumの値は、図8-4-8(2)のようになります。
- 最後に[8]で、例えばブロック(■,□)内の2×2個の各スレッドは、図8-4-8(2)の[8]の□を配列dCに、1スレッドが1要素ずつストアします。

● 1スレッドあたり、グローバルメモリからのロードが図8-4-7の[3],[4]の2×2回、ストアが[8]の1回で、残りは[6]で行う高速なシェアードメモリsA,sBのロード/ストアのみなので、図8-4-2よりも速度が向上します。




```
#define N (4)
#define BLOCK (2)
__device__ float dA[N][N], dB[N][N], dC[N][N];
__global__ void kernel(){
    __shared__ float sA[BLOCK][BLOCK],
    sB[BLOCK][BLOCK];
    int i = blockIdx.y*BLOCK + threadIdx.y;
    int j = blockIdx.x*BLOCK + threadIdx.x;
    int tx = threadIdx.x;
    int ty = threadIdx.y;
}

```

図8-4-7

```
float sum = 0.0f;
for(int k=0;k<N;k+=BLOCK){
    sA[ty][tx] = dA[i][k+tx];
    sB[ty][tx] = dB[k+ty][j];
    __syncthreads();
    for(int kk=0;kk<BLOCK;kk++){
        sum = sum + sA[ty][kk]*sB[kk][tx];
    }
    __syncthreads();
    dC[i][j] = sum;
}
int main(void){
    :
    kernel<<<dim3(2,2),dim3(2,2)>>>();
    :
}

```




8-5 行列の転置

本節では、正方行列の各要素を転置するプログラムをCUDA化する方法を説明します。実際のプログラムで、行列の転置をCUDA化することはありませんが、CUDA化の際、コアレスアクセスやバンクコンフリクトなどを考慮する必要があります。他のプログラムをCUDA化するときの参考になるため、取り上げました。

■ 2次元配列の復習

転置プログラムは、ブロックID、スレッドID、2次元配列の添字の対応付けが分かりにくいので、まずC言語の2次元配列について簡単に復習します(1-5節参照)。例えば配列Z[2][3]は、本書では下図に示すように、配列Z[2][3]の右側の添字を横方向、配列Z[2][3]の左側の添字を縦方向で表します。またC言語の場合、各要素はメモリ上で図の矢印の順に並びます(Fortranでは図の縦方向に並びます)。



■ 元のプログラム

元の転置プログラムを図8-5-1に示します。①で、図8-5-2(1)(2)に示すように、配列A[32][32]の各要素を転置して配列B[32][32]に代入します。

```
#define N (32)
int main(void){
    int ix,iy;
    float A[N][N],B[N][N];
    :
    for(iy=0;iy<N;iy++){
        for(ix=0;ix<N;ix++){
            B[ix][iy] = A[iy][ix]; ①
        }
    }
    :
}
```

図8-5-1




図8-5-2(2)

図8-5-2(1)

■ CUDA版プログラム(チューニングなし)

CUDA化したプログラム(チューニングなし)を図8-5-3に示します。なお、説明を簡単にするため、要素数がブロックあたりのスレッド数で割り切れず、割り切れない場合の処理は省略します。

- ③で、図8-5-5(1)に示す配列dA[32][32]と、図8-5-5(2)に示す配列dB[32][32]を確保します。カーネル関数内で2次元配列を扱うため、`_device__修飾子`を使用します。
- ④でブロック数を2×2、ブロック内のスレッド数を16×16とし、⑥でカーネル関数を実行します。ブロック/スレッドの構成を図8-5-4に示します(図8-5-4は配列dA, dBの図ではありません)。
- ⑥で、図8-5-5(1)の配列dAの要素をロードし、転置して図8-5-5(2)の配列dBにストアします。配列dA[iy][ix]の右側の添字ixが図8-5-5(1)の横方向になります。各ブロック/スレッドが配列dAの要素を図8-5-5(1)のように担当する場合、添字ixは、x方向のブロックID(0, 1)とx方向のスレッドID(0~15)から決まり、これを④で設定します。同様に添字iyは、y方向のブロックID(0, 1)とy方向のスレッドID(0~15)から決まり、これを⑤で設定します。

配列dB[ix][iy]では、右側の添字iyが図8-5-5(2)の横方向になります。

- 3-2節で説明したように、配列のロード/ストアはハーフワープ単位で行われます。図8-5-4で、例えばx方向に並んでいる太い□内の16個のスレッドはハーフワープです。以後、この□を対象ハーフワープと呼び、動作を検討します。対象ハーフワープのブロックIDは(0, 0)、スレッドIDは(0, 0)~(15, 0)です。

対象ハーフワープ内の各スレッドが担当する要素は、図8-5-5(1)では太い□に示すようにメモリ上で連続しているため、配列dAからのロードは高速なコアアクセスになりますが、図8-5-5(2)では0に示すようにメモリ上で飛び飛びになっているので、配列dBへのストアはコアアクセスにならず低速になります(3-3節参照)。

```
#define N (32)
#define BLOCK (16)
__device__ float dA[N][N], dB[N][N];
__global__ void kernel(){
    int ix = blockIdx.x*BLOCK + threadIdx.x;
    int iy = blockIdx.y*BLOCK + threadIdx.y;
    dB[ix][iy] = dA[iy][ix];
}
int main(void){
    :
    dim3 NBLOCKS(2,2), NTHREADS(BLOCK, BLOCK);
    kernel<<<NBLOCKS, NTHREADS>>>();
    :
}
```

図8-5-3




図8-5-4




図8-5-5(2)




図8-5-5(1)

■ CUDA版プログラム(チューニングあり)

配列dBへのストアがコアレスアクセスにならない問題を、シェアードメモリを使用して解決するプログラムを図8-5-6に示します。

まずデータの動きを概観します。例えばブロック(■,□)の各スレッドは、図8-5-7(1)に示す配列dAの右上の部分を、図8-5-8(1)に示すシェアードメモリ上の配列dSにロードします。次に、図8-5-8(2)(図8-5-8(1)と同じ)に示すシェアードメモリ上の配列dSを、転置して図8-5-7(2)に示す配列dBの左下にストアします。

前述の対象ハーフワーブに着目すると、対象ハーフワーブ内の各スレッドは、図8-5-7(1)の○を、図8-5-8(1)の□にロードします。図8-5-7(1)の○内の要素はメモリ上で連続しているもので、配列dAからのロードは高速なコアレスアクセスになります。

対象ハーフワーブが、図8-5-8(1)の○の部分をそのまま転置して図8-5-7(2)にストアした場合、ストアする場所は点線の□になります。ところが□内の要素はメモリ上で飛び飛びになっているため、配列dBへのストアはコアレスアクセスにならず、低速になってしまいます。

一方、対象ハーフワーブが、図8-5-8(2)の□の部分を転置して図8-5-7(2)にストアした場合、ストアする場所は□になります。□内の要素はメモリ上で連続しているため、配列dBへのストアは高速なコアレスアクセスになります。従って、本プログラムではこの方法でストアを行います。

この方法を用いた場合の、各配列の横方向、縦方向のスレッドIDについて説明します。図8-5-7(1)に示すように、対象ハーフワーブのスレッドIDは(□,○)～(□,○)なので、図8-5-8(1)では、□から分かるように横方向のスレッドIDが□～□になります。同様に、図8-5-8(2)では、□から分かるように縦方向のスレッドIDが□～□になり、図8-5-7(2)では、□から分かるように横方向のスレッドIDが□～□になります。

次に、この方法を用いた場合の、配列dBの横方向、縦方向のブロックIDについて説明します。対象ハーフワーブのブロックIDは(■,□)なので、図8-5-7(2)のように、左下のブロックの横方向を□で縦方向を■にするか、あるいは図8-5-9のように、左下のブロックの横方向を■で縦方向を□にするか、2通りの方法が考えられます。ところが、例えば図8-5-7(1)の左上の(要素●を含む)ブロックの場合、ブロックIDが(□,□)なので、図8-5-7(2)では左上(正しい)になりますが、図8-5-9では右下(誤り)になってしまい、ブロックの位置がおかしくなります。従って、図8-5-7(2)が正しいブロックIDとなります。

以下、図8-5-6のプログラムを説明します。



- ⑨で、配列dS[16][17]をシェアードメモリとして宣言します(17になっている理由は後述します)。
- ⑩で、図8-5-7(1)の配列dAを、図8-5-8(1)の配列dSにロードします。図8-5-7(1)の横方向はixなので、⑩の配列dAの右側の添字はixになります。添字ixは、図8-5-7(1)に示すように、x方向のブロックID(□,■)とx方向のスレッドID(□～□)から決まり、これを⑪で設定します。図8-5-8(1)の横方向はx方向のスレッドID(□～□)なので、⑫の配列dSの右側の添字はthreadIdx.xになります。
- ⑬で、図8-5-8(2)の配列dSを、図8-5-7(2)の配列dBにストアします。図8-5-8(2)の横方向はy方向のスレッドID(○)～(○)なので、⑬の配列dSの右側の添字はthreadIdx.yになります。図8-5-7(2)の横方向はixなので、⑬の配列dBの右側の添字はixになります。添字ixは、図8-5-7(2)に示すように、y方向のブロックID(□,□)とx方向のスレッドID(□～□)から決まり、これを⑭で設定します。
- 各スレッドは配列dSにロードした要素(図8-5-8(1)の□)と(一般に)異なる要素(図8-5-8(2)の□)を配列dSからストアするため、⑮でブロック内の全スレッドが配列dSにロードしてからでない、⑯のストアを行うことはできません。このため、⑰でブロック内の全スレッドの同期を取ります。
- 対象ハーフワーブ内の各スレッドは、図8-5-8(2)に示すように、シェアードメモリ上の配列dSの□の部分に配列dBにストアします。シェアードメモリの大きさがdS[16][16]だと、配列dSから□をロードする際、16ウェイトのバンクコンフリクト(3-6節参照)が発生します。これを回避するため、⑱でdS[16][17]と宣言し、計算に使わない一列をパディングしています(図8-5-8(2)の着色した部分)。

```

#define N (32)
#define BLOCK (16)
__device__ float dA[N][N], dB[N][N];
__global__ void kernel(){
    __shared__ float dS[BLOCK][BLOCK+1];
    int ix = blockIdx.x*BLOCK + threadIdx.x;
    int iy = blockIdx.y*BLOCK + threadIdx.y;
    dS[threadIdx.y][threadIdx.x] = dA[iy][ix];
    __syncthreads();
    ix = blockIdx.y*BLOCK + threadIdx.x;
    iy = blockIdx.x*BLOCK + threadIdx.y;
    dB[iy][ix] = dS[threadIdx.x][threadIdx.y];
}

```

図8-5-6



=




図8-5-9





図8-5-8(1)

■ CUDAのマニュアル

理研RICCの /usr/local/cuda/doc に、理研RICCに導入されているCUDAのマニュアル(下記)が置かれています。「」内はマニュアル名、()内は本書での関連する節です。なお、CUDAの最新版のマニュアルをダウンロードする場合は、<http://developer.nvidia.com/cuda-downloads> で「GET LATEST CUDA TOOLKIT PRODUCT ION RELEASE」をクリックして下さい。

- [CUDA_C_Programming_Guide.pdf](#) CUDA全般の説明(本書全体)
- [「CUDA C Programming Guide」](#) CUDA関数の引数の説明(本書全体)
- [CUDA_Toolkit_Reference_Manual.pdf](#) CUDAのチュートニングに関する説明(本書6 - 6 節)
- [「CUDA Reference Manual」](#)
- [CUDA_C_Best_Practices_Guide.pdf](#) 「CUDA C Best Practices Guide」
- [「CUDA C Best Practices Guide」](#)
- [nvcc.pdf](#) nvccのコンパイロプションの説明(本書2 - 7 節)
- [「The CUDA Compiler Driver NVCC」](#)
- [ptx_isa_1.4.pdf](#) アセンブラ命令の説明(本書2 - 7 節)
- [「PTX: Parallel Thread Execution ISA Version 1.4」](#)
- [ptx_isa_2.2.pdf](#) アセンブラ命令の説明(本書2 - 7 節)
- [「PTX: Parallel Thread Execution ISA Version 2.2」](#)
- [cuda_memcheck.pdf](#) 「cuda_memcheck」コマンドの説明(本書4 - 2 節)
- [「cuda-memcheck User Manual」](#)
- [cuda_gdb.pdf](#) デバッガー(CUDA-GDB)の説明(本書4 - 3 節)
- [「CUDA-GDB \(NVIDIA CUDA Debugger\)」](#)
- [Compute_Profiler.txt](#) プロファイラーの説明(本書4 - 5 節)
- [CUBLAS_Library.pdf](#) BLASのCUDA版の説明(本書7 - 1 節)
- [CUFFT_Library.pdf](#) FFTのCUDA版の説明(本書7 - 2 節)
- [CURAND_Library.pdf](#) 擬似乱数生成ルーチンのCUDA版の説明(本書7 - 4 節)
- [CUSPARSE_Library.pdf](#) 疎行列計算ルーチンのCUDA版の説明(本書7 - 4 節)
- [Fermi_Compatibility_Guide.pdf](#)
- [Fermi_Tuning_Guide.pdf](#)
- [OpenCL_Best_Practices_Guide.pdf](#)
- [OpenCL_Extensions](#)
- [OpenCL_Implementation_Notes.txt](#)
- [OpenCL_Jumpstart_Guide.pdf](#)
- [OpenCL_Programming_Guide.pdf](#)
- [OpenCL_Programming_Overview.pdf](#)
- [CUDA_Developer_Guide_for_Optimus_Platforms.pdf](#)
- [CUDA_VideoDecoder_Library.pdf](#)
- [EULA.txt](#)

■ NVIDIA社が作成した資料、Webサイト

NVIDIA社が作成したマニユアル以外の資料、およびGPU/CUDAに関するWebサイトを以下に示します。

- 「CUDA ZONE」
<http://www.nvidia.co.jp/cuda/> (日本語) <http://www.nvidia.com/cuda/> (英語)
- 「エヌビディア ジャパン チャンネル」
<http://www.youtube.com/user/NVIDIAJapan> セミナーの動画です。
- 「CUDA Programming Guide Version 1.1」(日本語訳) CUDAの古い版(2008年3月)の日本語訳です。
[http://www.nvidia.co.jp/docs/I0\(オ-\)/51174/NVIDIA_CUDA_Programming_guide_1.1_JPN.pdf](http://www.nvidia.co.jp/docs/I0(オ-)/51174/NVIDIA_CUDA_Programming_guide_1.1_JPN.pdf)
- 「GPUコンピューティングの初歩」
http://http.download.nvidia.com/developer/cuda/jp/IntroGPUComputing_jp.pdf
- 「CUDA実践エクスサイズ」
http://www.nvidia.co.jp/docs/I0/59373/Exercise_Instructions.pdf
- 「CUDAテクニカルトレーニング Vol I: CUDA プログラミング入門」
<http://www.nvidia.co.jp/docs/I0/59373/Vol1.pdf>
- 「CUDAテクニカルトレーニング Vol II: CUDA ケーススタディ」
<http://www.nvidia.co.jp/docs/I0/59373/Vol2.pdf>
- 「ホワイトペーパー NVIDIAの次世代CUDAコンピュートアーキテクチャ: Fermi」
http://www.nvidia.co.jp/object/fermi_architecture_jp.html の右上
- 「ソフトウェア開発ツール」
http://www.nvidia.co.jp/object/tesla_software_jp.html
- 「GPUコンピューティング ソリユーションファインダー」
<http://www.nv-event.jp/solution-finder/index.php>

■ 理化学研究所情報基盤センター主催の講習会

下記は、当情報基盤センターが過去に開催した、GPU/CUDAの講習会の資料です。

- 「RICCユーザー講習会 GPGPUの利用」(2009/11/5, 2010/3/12)
「RICC Portal」にログインし(登録ユーザーのみ)、左上の「Documents」をクリックし、「Programming Class Materials」にあります。また左上の「Example」をクリックすると、この講習会テキストに掲載されているサンプルプログラムがあります。

■ 外部の講習会

外部で開催されているGPU/CUDAの講習会です。

- 「エヌビディア主催トレーニング」nvidia社が開催するトレーニングコース
<http://www.nvidia.co.jp/object/cuda-dev-program-jp.html>
- 「GPUコンピューティング研究会 講習会」の配布資料
<http://gpu-computing.gsic.titech.ac.jp/Japanese/Lecture/index.html>
- 「実践力アップ! CUDAプログラミングセミナー」フィックスターズ
<http://www.fixstars.com/company/event/seminar.html>
- 「GPUを用いた高効率アプリケーション開発基礎講座～デモ付～」日本テクノセンター
<http://www.j-techno.co.jp/test/index.cgi?mode=sem&unit=2010100100>
- 「GPUトレーニングコース」爆発研究所
<http://bakuhatsu.jp/computational/gpu-training/>
- 「CUDAセミナー」テクノロジー・ジョイント
<http://www.tjc.ne.jp/ja/services/seminar>
- 「AOCプログラミング」
<https://sites.google.com/a/aocplan.com/web/gpppu/business-results>

- 「GPGPU 超並列プログラミングの基礎」日本アイ・ビー・エム
<http://www-06.ibm.com/jp/l sj/search/index.shtml> で、
コースのクイック選択を「GPGPU」として検索して下さい。
- HPCシステムズ（2010年11月現在 開催準備中）<http://www.hpc.co.jp/seminar.html>
- 「研究者のためのGPUコンピュテーティング入門 半日集中セミナー」プロメテック・ソフトウェア
<http://www.promotech.co.jp/seminar/2009/07/2009-08-20.html>
- 「セミナー・イベント情報」日本GPUコンピュテーティング・パートナーシップ
<http://www.gdep.jp/page/index/seminar>
- 「GPGPUセミナー」サードウェーブ
<http://gpgpu.dospara.co.jp/>
- 「GPGPU/CUDAを用いたアプリケーション開発の基礎講座」R&D支援センター
<http://www.rdsc.co.jp/seminar/110810.html>

■ Webサイト

GPU/CUDA関連の解説やリンク集などのWebサイトです。

- 東京工業大学 青木教授の講義資料
<http://www.ocw.titech.ac.jp/> で「講義を探す」の欄に「GPUコンピュテーティング」とキーインし、「検索する」をクリックします。表示された画面で「講義ノート」をクリックします。
- 「これからの並列計算のためのGPGPU連載講座」
<http://www.cc.u-tokyo.ac.jp/publication/news/>（2010年1月、3月、5月、7月、9月）
- 「GPGPU概説」<http://gpu.para.media.kyoto-u.ac.jp/lecture/H22/CSEA/11nbody.pdf>
- 「GPGPUプログラミング入門」
<http://www.hpcs.is.tsukuba.ac.jp/~msato/lecture-note/prog-env2009/slide-GPGPU-prog.pdf>
- 「GPGPUイントロダクション」
[http://www.openceae.jp/wiki/images/201010020\(←お-\)-hshima_gpgpututorial.pdf](http://www.openceae.jp/wiki/images/201010020(←お-)-hshima_gpgpututorial.pdf)
- 「CUDA GPU Computingへの誘い」<http://thinkit.co.jp/book/2010/07/02/1646>
- 「CUDA技術を利用したGPUコンピュテーティングの実際(前編)(後編)」
<http://www.kumikomi.net/archives/2008/06/12gpu1.php> <http://左と同じ/2008/10/22gpu2.php>
- 「超並列プロセッサ - GeForceアーキテクチャとCUDAプログラミング」
<http://journal.mycm.co.jp/special/2008/cuda/index.html>
- 「科学技術計算向け演算能力が引き上げられたGPUアーキテクチャFermi」
http://journal.mycm.co.jp/articles/2009/10/07/nvidia_fermi/menu.html
- 「CUDA」<http://tech.ckme.co.jp/cuda.shtml>
- 「NVIDIAが次世代GPUアーキテクチャ「Fermi」を発表」
http://pc.watch.impress.co.jp/docs/column/kaigai/20091001_318463.html
- GPU関連記事 <http://www.4gamer.net/words/001/W00171/>
- 「Wiki CUDA」<http://imd.naist.jp/fujis/cgi-bin/wiki/index.php?CUDA>
- 「CUDA入門・サンプル集」<http://cudasample.net/>
- 「NVIDIA CUDA Information Site」<http://gpu.fixstars.com/index.php/>
- 「PGIコンパイラ技術情報・TIPS」<http://www.softtek.co.jp/SPG/Pgi/tips.html>
- 「PGIテクニカル情報・コラム」http://www.softtek.co.jp/SPG/Pgi/TIPS/para_guide.html
- 「GPUで最速を極めるBLOG」<http://topsecret.hpc.co.jp/wiki/index.php>
- 「G-DEPの高速演算記」<http://www.gdep.jp/column>
- 「ゼロから始めるGPUコンピュテーティング」<http://www.gdep.jp/page/view/203>
- 「GPGPU斬り捨て御免」http://hojin.dospara.co.jp/gpgpu_column/
- 「GPUコードジェネレーター」<http://www.otb-japan.co.jp/gimmi ck/index.html>
- 「CUDA関連リンク」<http://www.yasuoka.mech.keio.ac.jp/gpu/>
- 「ハイゼンベルク・マシオンとgpgpu」<http://www.iitaka.org/gpgpu.html>

- 「CUDA, supercomputing for the Masses:」 <http://www.drdoobs.com/cpp/207200659>
 下記は2010年9月10日現在の記事のタイトルです。下の方の「For More Information」に、下記の「Part 2」以降の記事があります。
 - Part 1 CUDA lets you work with familiar programming concepts while developing software that can run on a GPU
 - Part 2 A first kernel
 - Part 3 Error handling and global memory performance limitations
 - Part 4 Understanding and using shared memory (1)
 - Part 5 Understanding and using shared memory (2)
 - Part 6 Global memory and the CUDA profiler
 - Part 7 Double the fun with next-generation CUDA hardware
 - Part 8 Using libraries with CUDA
 - Part 9 Extending High-level Languages with CUDA
 - Part10 CUDPP, a powerful data-parallel CUDA library
 - Part11 Revisiting CUDA memory spaces
 - Part12 CUDA 2.2 Changes the Data Movement Paradigm
 - Part13 Using texture memory in CUDA
 - Part14 Debugging CUDA and using CUDA-GDB
 - Part15 Using Pixel Buffer Objects with CUDA and OpenGL
 - Part16 CUDA 3.0 provides expanded capabilities
 - Part17 CUDA 3.0 provides expanded capabilities and makes development easier
 - Part18 Using Vertex Buffer Objects with CUDA and OpenGL
 - Part19 Parallel Nsight Part 1: Configuring and Debugging Applications
 - Part20 Parallel Nsight Part 2: Using the Parallel Nsight Analysis capabilities
- 質問を投稿できるWebサイト
- 下記のフォーラムで、GPU/CUDA関連の質問を投稿することができます(ユーザー登録が必要です)。
- 「NVIDIAフォーラム」 <http://forum.nvidia.co.jp/>
 - (英語) 「NVIDIA Forums」 <http://forums.nvidia.com/>
- 研究会/勉強会
- GPUコンピューティング研究会 <http://gpu-computing.gsic.titech.ac.jp/index-j.html>
 - オープンCAE学会 並列計算分科会 <http://www.opencaae.jp/> の「事業のご案内」の「分科会」
 - GPUコンピューティング勉強会 <http://gpgpu.unitcom.co.jp/> の右の「TOPICS」
 - GPGPU勉強会 <http://epa.scitec.kobe-u.ac.jp/gpgpu/>

■ 書籍/雑誌(発売予定のものもあります)

- [1] ● 「はじめのCUDAプログラミング」 青木尊之、額田彰 著 (工学社)
<http://www.kohgakusha.co.jp/support/cuda/index.html> に正誤表があります。
- 「CUDA高速GPUプログラミング入門」 岡田賢治 著 (秀和システム)
 - 「先端グラフィックス言語入門」 安福健祐、伊藤拓、伊藤健保 著 (フォーラムエイト)
 - 「GPGPUによる並列処理」 アスキードットテックノロジーズ (2009年12月号)
 - 「GPGPUプログラミング」 アスキードットテックノロジーズ (2010年08月号)
 - 「日経ソフトウェア」(2011年8月号)の記事「これから始めるGPUプログラミング」
 - 「プロセッサを支える技術」 Hisa Ando 著 (技術評論社) 7章 GPGPUと超並列処理
 - 「CPU & GPUがわかる本」 (工学社)
- (英語) Programming Massively Parallel Processors
- (上記の日本語訳) CUDAプログラミング実践講座—超並列プロセッサにおけるプログラミング手法
- (英語) CUDA by Example: An Introduction to General-Purpose GPU
- (上記の日本語訳) 汎用GPUプログラミング入門
- (英語) NVIDIA GPU Programming: Massively Parallel Programming with CUDA
- (英語) Multi-core Programming with Cuda and Opencl
- (英語) CUDA Application Design and Development
- 「OpenCL入門」 フィックスターズ 著 (インプレスジャパン)
- 「OpenCL並列プログラミング」 池田成樹 著 (カッツシステム)
- 「OpenCL入門」 奥蘭隆司 著 (秀和システム)
- 「並行コンピューティング技法」 千住治郎 訳 (オライリー・ジャパン)
- [2] ● 「チューニング技法入門」 <http://acc.riken.jp/HPC/training.html>